



**HAL**  
open science

# Analyse de défaillances de circuits VLSI par microscopie électronique à balayage

Laurent Bergher

► **To cite this version:**

Laurent Bergher. Analyse de défaillances de circuits VLSI par microscopie électronique à balayage. Modélisation et simulation. Institut National Polytechnique de Grenoble - INPG, 1985. Français. NNT: . tel-00315589

**HAL Id: tel-00315589**

**<https://theses.hal.science/tel-00315589>**

Submitted on 29 Aug 2008

**HAL** is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

# THESE

présentée à  
L'INSTITUT NATIONAL POLYTECHNIQUE de GRENOBLE

en vue d'obtenir le grade de  
**DOCTEUR INGENIEUR**  
" Micro-Electronique "

par :

**BERGHER Laurent**

\*\*\*\*\*  
\*\*\*\*\*  
\*\*

**ANALYSE DE DEFAILLANCES DE CIRCUITS VLSI  
PAR MICROSCOPIE ELECTRONIQUE A BALAYAGE**

\*\*\*\*\*

Soutenue le 07-06-1985 devant la commission d'examen :

Monsieur <b>VEILLON G.</b>	<b>PRESIDENT</b>
Messieurs <b>COLLIN J.P.</b>	
<b>COURTOIS B.</b>	
<b>GENTIL P.</b>	
<b>LE GUILLERMIC J.</b>	
<b>MARCE P.</b>	<b>EXAMINATEURS</b>



**INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE**

**Année universitaire 1982-1983**

**Président de l'Université : D. BLOCH**

**Vice-Président : René CARRE  
Hervé CHERADAME  
Marcel IVANES**

**PROFESSEURS DES UNIVERSITES :**

<b>ANCEAU François</b>	<b>E.N.S.I.M.A.G.</b>
<b>BARRAUD Alain</b>	<b>E.N.S.I.E.G.</b>
<b>BAUDELET Bernard</b>	<b>E.N.S.I.E.G.</b>
<b>BESSON Jean</b>	<b>E.N.S.E.E.G.</b>
<b>BLIMAN Samuel</b>	<b>E.N.S.E.R.G.</b>
<b>BLOCH Daniel</b>	<b>E.N.S.I.E.G.</b>
<b>BOIS Philippe</b>	<b>E.N.S.H.G.</b>
<b>BONNETAIN Lucien</b>	<b>E.N.S.E.E.G.</b>
<b>BONNIER Etienne</b>	<b>È.N.S.E.E.G.</b>
<b>BOUVARD Maurice</b>	<b>E.N.S.H.G.</b>
<b>BRISSONNEAU Pierre</b>	<b>E.N.S.I.E.G.</b>
<b>BUYLE BODIN Maurice</b>	<b>E.N.S.E.R.G.</b>
<b>CAVAIGNAC Jean-François</b>	<b>E.N.S.I.E.G.</b>
<b>CHARTIER Germain</b>	<b>E.N.S.I.E.G.</b>
<b>CHENEVIER Pierre</b>	<b>E.N.S.E.R.G.</b>
<b>CHERADAME Hervé</b>	<b>U.E.R.M.C.P.P.</b>
<b>CHERUY Arlette</b>	<b>E.N.S.I.E.G.</b>
<b>CHIAVERINA Jean</b>	<b>U.E.R.M.C.P.P.</b>
<b>COHEN Joseph</b>	<b>E.N.S.E.R.G.</b>
<b>COUMES André</b>	<b>E.N.S.E.R.G.</b>
<b>DURAND Francis</b>	<b>E.N.S.E.E.G.</b>
<b>DURAND Jean-Louis</b>	<b>E.N.S.I.E.G.</b>
<b>FELICI Noël</b>	<b>E.N.S.I.E.G.</b>
<b>FOULARD Claude</b>	<b>E.N.S.I.E.G.</b>
<b>GENTIL Pierre</b>	<b>E.N.S.E.R.G.</b>
<b>GUERIN Bernard</b>	<b>E.N.S.E.R.G.</b>
<b>GUYOT Pierre</b>	<b>E.N.S.E.E.G.</b>
<b>IVANES Marcel</b>	<b>E.N.S.I.E.G.</b>
<b>JAUSSAUD Pierre</b>	<b>E.N.S.I.E.G.</b>
<b>JOUBERT Jean-Claude</b>	<b>E.N.S.I.E.G.</b>
<b>JOURDAIN Geneviève</b>	<b>E.N.S.I.E.G.</b>
<b>LACOUME Jean-Louis</b>	<b>E.N.S.I.E.G.</b>
<b>LATOMBE Jean-Claude</b>	<b>E.N.S.I.M.A.G.</b>

.../...

LESSIEUR Marcel	E.N.S.H.G.
LESPINARD Georges	E.N.S.H.G.
LONGUEUE Jean-Pierre	E.N.S.I.E.G.
MAZARE Guy	E.N.S.I.M.A.G.
MOREAU René	E.N.S.H.G.
MORET Roger	E.N.S.I.E.G.
MOSSIERE Jacques	E.N.S.I.M.A.G.
PARIAUD Jean-Charles	E.N.S.E.E.G.
PAUTHENET René	E.N.S.I.E.G.
PERRET René	E.N.S.I.E.G.
PERRET Robert	E.N.S.I.E.G.
PIAU Jean-Michel	E.N.S.H.G.
POLOJADOFF Michel	E.N.S.I.E.G.
POUPOT Christian	E.N.S.E.R.G.
RAMEAU Jean-Jacques	E.N.S.E.E.G.
RENAUD Maurice	U.E.R.M.C.P.P.
ROBERT André	U.E.R.M.C.P.P.
ROBERT François	E.N.S.I.M.A.G.
SABONNADIERE Jean-Claude	E.N.S.I.E.G.
SAUCIER Gabrielle	E.N.S.I.M.A.G.
SCHLENKER Claire	E.N.S.I.E.G.
SCHLENKER Michel	E.N.S.I.E.G.
SERMET Pierre	E.N.S.E.R.G.
SILVY Jacques	U.E.R.M.C.P.P.
SOHM Jean-Claude	E.N.S.E.E.G.
SOUQUET Jean-Louis	E.N.S.E.E.G.
VEILLON Gérard	E.N.S.I.M.A.G.
ZADWORNY François	E.N.S.E.R.G.

**PROFESSEURS ASSOCIES**

BASTIN Georges	E.N.S.H.G.
BERRIL John	E.N.S.H.G.
CARREAU Pierre	E.N.S.H.G.
GANDINI Alessandro	U.E.R.M.C.P.P.
HAYASHI Hirashi	E.N.S.I.E.G.

**PROFESSEURS UNIVERSITE DES SCIENCES SOCIALES (Grenoble II)**

BOLLINET Louis  
Chatelin Françoise

**PROFESSEURS E.N.S. Mines de Saint-Etienne**

RIEU Jean  
SOUSTELLE Michel

**CHERCHEURS DU C.N.R.S.**

FRUCHART Robert  
VACHAUD Georges

Directeur de Recherche

Directeur de Recherche

.../...

ALLIBERT Michel	Maître de Recherche
ANSARA Ibrahim	Maître de Recherche
ARMAND Michel	Maître de Recherche
BINDER Gilbert	
CARRE René	Maître de Recherche
DAVID René	Maître de Recherche
DEPORTES Jacques	
DRIOLE Jean	Maître de Recherche
GIGNOUX Damien	
GIVORD Dominique	
GUELIN Pierre	
HOPFINGER Emil	Maître de Recherche
JOUD Jean-Charles	Maître de Recherche
KAMARINOS Georges	Maître de Recherche
KLEITZ Michel	Maître de Recherche
LANDAU Ioan-Dore	Maître de Recherche
LASJAUNIAS J.C.	
MERMET Jean	Maître de Recherche
MUNIER Jacques	Maître de Recherche
PIAU Monique	
PORTESEIL Jean-Louis	
THOLENCE Jean-Louis	
VERDILLON André	

**CHERCHEURS du MINISTERE de la RECHERCHE et de la TECHNOLOGIE (Directeurs et Maîtres de Recherches, ENS Mines de St. Etienne)**

LESBATS Pierre	Directeur de Recherche
BISCONDI Michel	Maître de Recherche
KOBYLANSKI André	Maître de Recherche
LE COZE Jean	Maître de Recherche
LALAUZE René	Maître de Recherche
LANCELOT Francis	Maître de Recherche
THEVENOT François	Maître de Recherche
TRAN MINH Canh	Maître de Recherche

**PERSONNALITES HABILITEES à DIRIGER des TRAVAUX de RECHERCHE (Décision du Conseil Scientifique)**

ALLIBERT Colette	E.N.S.E.E.G.
BERNARD Claude	E.N.S.E.E.G.
BONNET Rolland	E.N.S.E.E.G.
CAILLET Marcel	E.N.S.E.E.G.
CHATILLON Catherine	E.N.S.E.E.G.
CHATILLON Christian	E.N.S.E.E.G.
COULON Michel	E.N.S.E.E.G.
DIARD Jean-Paul	E.N.S.E.E.G.
EUSTAPOPOULOS Nicolas	E.N.S.E.E.G.
FOSTER Panayotis	E.N.S.E.E.G.

.../...

GALERIE Alain	E.N.S.E.E.G.
HAMMOU Abdelkader	E.N.S.E.E.G.
MALMEJAC Yves	E.N.S.E.E.G. (CENG)
MARTIN GARIN Régina	E.N.S.E.E.G.
NGUYEN TRUONG Bernadette	E.N.S.E.E.G.
RAVAINE Denis	E.N.S.E.E.G.
SAINFORT	E.N.S.E.E.G. (CENG)
SARRAZIN Pierre	E.N.S.E.E.G.
SIMON Jean-Paul	E.N.S.E.E.G.
TOUZAIN Philippe	E.N.S.E.E.G.
URBAIN Georges	E.N.S.E.E.G. (Laboratoire des ultra-réfractaires ODEILLON)
GUILHOT Bernard	E.N.S. Mines Saint Etienne
THOMAS Gérard	E.N.S. Mines Saint Etienne
DRIVER Julien	E.N.S. Mines Saint Etienne
BARIBAUD Michel	E.N.S.E.R.G.
BOREL Joseph	E.N.S.E.R.G.
CHOVET Alain	E.N.S.E.R.G.
CHEHIKIAN Alain	E.N.S.E.R.G.
DOLMAZON Jean-Marc	E.N.S.E.R.G.
HERAULT Jeanny	E.N.S.E.R.G.
MONLLOR Christian	E.N.S.E.R.G.
BORNARD Guy	E.N.S.I.E.G.
DESCHIZEAU Pierre	E.N.S.I.E.G.
GLANGEAUD François	E.N.S.I.E.G.
KOFMAN Walter	E.N.S.I.E.G.
LEJEUNE Gérard	E.N.S.I.E.G.
MAZUER Jean	E.N.S.I.E.G.
PERARD Jacques	E.N.S.I.E.G.
REINISCH Raymond	E.N.S.I.E.G.
ALEMANY Antoine	E.N.S.H.G.
BOIS Daniel	E.N.S.H.G.
DARVE Félix	E.N.S.H.G.
MICHEL Jean-Marie	E.N.S.H.G.
OBLED Charles	E.N.S.H.G.
ROWE Alain	E.N.S.H.G.
VAUCLIN Michel	E.N.S.H.G.
WACK Bernard	E.N.S.H.G.
BERT Didier	E.N.S.I.M.A.G.
CALMET Jacques	E.N.S.I.M.A.G.
COURTIN Jacques	E.N.S.I.M.A.G.
COURTOIS Bernard	E.N.S.I.M.A.G.
DELLA DORA Jean	E.N.S.I.M.A.G.
FONLUPT Jean	E.N.S.I.M.A.G.
SIFAKIS Joseph	E.N.S.I.M.A.G.
CHARUEL Robert	U.E.R.M.C.P.P.
CADET Jean	C.E.N.G.
COEURE Philippe	C.E.N.G. (LETI)

.../...

**DELHAYE Jean-Marc**  
**DUPUY Michel**  
**JOUVE Hubert**  
**NICOLAU Yvan**  
**NIFENECKER Hervé**  
**PERROUD Paul**  
**PEUZIN Jean-Claude**  
**TAIEB Maurice**  
**VINCENDON Marc**

**C.E.N.G. (STT)**  
**C.E.N.G. (LETI)**  
**C.E.N.G. (LETI)**  
**C.E.N.G. (LETI)**  
**C.E.N.G.**  
**C.E.N.G.**  
**C.E.N.G. (LETI)**  
**C.E.N.G.**  
**C.E.N.G.**

**LABORATOIRES EXTERIEURS**

**DEMOULIN Eric**  
**DEVINE**  
**GERBER Roland**  
**MERCKEL Gérard**  
**PAULEAU Yves**  
**GAUBERT C.**

**C.N.E.T.**  
**C.N.E.T. (R.A.B.)**  
**C.N.E.T.**  
**C.N.E.T.**  
**C.N.E.T.**  
**I.N.S.A. Lyon**





Je tiens à remercier :

Gérard Veillon, Directeur de l'ENSIMAG, qui me fait l'honneur de présider ce jury.

Bernard Courtois, Directeur du Laboratoire d'Architecture des Ordinateurs, qui a dirigé ce travail. La confiance qu'il m'a accordée et l'intérêt constant qu'il a manifesté pour mon travail m'ont beaucoup aidé tout au long de cette thèse.

La société IBM FRANCE qui a financé la majeure partie du travail présenté (première partie) et plus particulièrement Pierre Marcé, Chef de Service au Laboratoire d'Analyse de Composants à IBM COMPEC Gradignan, et Jean Philippe Collin, Ingénieur de cette société qui ont assuré le suivi des travaux et qui ont accepté de participer au jury.

Pierre Gentil, Directeur du CIME, et Jean Le Guillermic, Chef du Service Qualité Composants à la société MATRA, pour avoir accepté de participer au jury.

Jacques Laurent, Docteur de l'INPG, sans les compétences duquel les manipulations pratiques rapportées dans cette thèse n'auraient pu être. Sa bonne humeur et son habileté à résoudre les problèmes techniques ont permis un travail d'équipe agréable et efficace.

Bernard Bretagnolle, Pierre Jutier et Claire Rubat du Mérac pour m'avoir initié au traitement d'images et aux architectures parallèles.

Mes collègues du Laboratoire d'Architecture des Ordinateurs et plus particulièrement Isabelle Guiguet et Pierre Marchal.

Enfin je ne saurais oublier Marie-José Sirigu, Isabelle Di Bilio, Sandrine Fraisse, qui ont assuré la frappe de ce document et Pascale Rivier qui a bien voulu le relire.



**" Dans l'interêt de la clarté, il m'a paru inévitable de me répéter souvent, sans me soucier le moins du monde de donner à mon exposé une forme élégante; j'ai consciencieusement suivi l'avis du théoricien génial L. Boltzmann, de laisser le souci d'élégance aux tailleurs et aux cordonniers. "**

**Albert EINSTEIN**



# SOMMAIRE

## PREMIERE PARTIE: ANALYSE DE DEFAILLANCES DE VLSI PAR MICROSCOPIE ELECTRONIQUE A BALAYAGE

	page
1 Introduction	1
2 Présentation de l'outil et de ses possibilités	3
2-1 Principe général du MEB	3
2-2 Principe du contraste de potentiel	4
2-3 Mesure de potentiel à l'aide d'un MEB (observabilité)	5
2-3-1 Techniques qualitatives	6
2-3-2 Technique quantitative	7
2-3-3 Elimination du contraste topographique	8
2-4 Injection d'entrées à l'aide du MEB (contrôlabilité)	8
2-4-1 Expériences de contrôlabilité	10
3 Méthodologie	13
3-1 Méthodologie proposée dans (BAI 82)	13
3-2 Remarques générales sur la méthodologie	14
3-3 Remarques concernant l'application de la méthodologie aux microprocesseurs	21
3-3-1 Parties du circuit facilement reconnaissables	22
3-3-2 Analyse d'une instruction défailante	24
4 Présentation du matériel utilisé	29
4-1 Présentation générale	29
4-2 Présentation de "TESSIE"	30
4-3 Présentation de "ROMUALD"	32
4-4 Rôle du système de contrôle	35
5 Observations de différents types de connexions	38
5-1 Observation des connexions de circuits passivés	38
5-2 Observation des connexions de circuits non passivés	39
5-3 Observation des connexions de circuits dépassivés	39
5-4 Conséquences	39

<b>6 Traitements informatiques</b>	<b>40</b>
6-1 Méthode de positionnement	40
6-2 Le zoom informatique	43
6-2-1 Principe	43
6-2-2 Limites du zoom informatique	44
6-3 Comparaison des images	47
6-3-1 Amélioration de la qualité des images	48
6-3-2 Transformation des images et comparaison	52
6-3-2-1 Mesures d'étalonnage	53
6-3-2-2 Trinarisation	57
6-3-2-3 Egalisation	66
6-4 Amélioration des images de comparaison	68
6-5 Résultats	69
<b>7 Conclusions</b>	<b>71</b>
Annexes	73
Références bibliographiques	88

**DEUXIEME PARTIE: DISPOSITIF DE FORMATION ET DE MEMORISATION D'IMAGES A SEMI-CONDUCTEUR**

<b>1 Introduction</b>	<b>93</b>
<b>2 Principe</b>	<b>95</b>
<b>3 Caractéristiques du photocourant</b>	<b>97</b>
<b>4 Proposition de réalisations</b>	<b>105</b>
4-1 Point mémoire dynamique	105
4-2 Point mémoire statique	107
4-3 Image sur plusieurs niveaux de gris	109
<b>5 Conclusions</b>	<b>115</b>
Références bibliographiques	116

**PREMIERE PARTIE :**

**Analyse de défaillances de VLSI par  
Microscopie Electronique à Balayage.**

**" It is one of our favorite chapters, but if  
time does not permit, all could be skipped. "**

**Alfred D. AHO, Jeffrey D. ULLMAN**





## **1 / INTRODUCTION**

L'analyse de défaillances est un examen "post mortem" d'un composant défectueux, examen ayant pour but de déterminer l'origine du fonctionnement anormal du composant (défaut de fabrication ou défaut apparu au cours de l'utilisation du circuit).

Cette analyse comporte deux phases :

- une phase de localisation du défaut sur le composant,
- une phase de diagnostic :
  - \* recherche du type de défaut (court-circuit, coupure,...),
  - \* recherche du procédé physico-chimique entraînant la défaillance (corrosion, électromigration,...).

Localiser un défaut sur un circuit intégré (CI) nécessite de pouvoir observer et analyser le comportement interne du circuit. Jusqu'à présent, les signaux internes des circuits étaient relevés à l'aide de sondes mécaniques (testeurs à pointes). Les circuits devenant de plus en plus denses, ce type de sonde devient inadapté car il présente les inconvénients suivants :

1- Le contact direct entre le circuit et la sonde introduit une capacité qui perturbe le fonctionnement et fausse les mesures ;

2- Le positionnement est long et délicat du fait de la diminution des caractéristiques géométriques des CI et de l'utilisation de niveaux multiples de conducteurs : en positionnant ces sondes, on risque alors d'endommager le circuit à tester et d'introduire de nouvelles pannes. Le résultat de l'analyse devient incertain, puisque l'on risque d'imputer le mauvais fonctionnement du circuit à une panne provoquée lors de l'analyse et non pas à la panne responsable de la défaillance.

3- La manipulation simultanée de plusieurs pointes est très difficile. De ce fait, il est nécessaire de limiter le nombre de pointes et donc le nombre de mesures simultanées. Ainsi manipuler 8 pointes relève déjà d'une grande dextérité. Il n'est donc pas concevable de relever simultanément des dizaines d'états logiques sur un circuit à l'aide de sondes mécaniques.

Les sondes mécaniques devenant inadaptées aux tests internes des CI, il est apparu nécessaire de développer de nouveaux outils de test. Parmi les outils en cours de développement, on peut citer :

- les sondes lasers
- le microscope acoustique
- les cristaux liquides
- le microscope électronique à balayage fonctionnant en contraste de potentiel.

Ces nouveaux outils nécessitent de développer de nouvelles méthodes de test adaptées aux possibilités de chacun d'entre eux. Ainsi le travail présenté ici concerne la mise en oeuvre d'une méthodologie visant à localiser, à l'aide d'un MEB fonctionnant en contraste de potentiel, des défauts sur un CI complexe.

## 2/ Présentation de l'outil et ses possibilités :

Ce chapitre est un rappel succinct du principe général du MEB, de la technique de contraste de potentiel ainsi que des possibilités offertes par l'outil. Toutefois, on ne trouvera pas ici la liste exhaustive des techniques d'observabilité (paragraphe 2-2). Pour plus d'informations sur ce sujet, on pourra se reporter à [LAU 83]. Quelques résultats concernant la contrôlabilité par faisceaux d'électrons sont présentés à la fin de ce chapitre (paragraphe 2-4).

### 2 - 1/ Principe Général du MEB

La figure 1 présente la coupe schématique d'un MEB [MOL 80].




FIG N°1: coupe schématique  
d'un MEB

Le principe du fonctionnement de MEB peut être résumé comme suit [BOU 83], [LAU 84].

Des électrons sont émis par un filament de tungstène ou par un petit monocristal pointu d'hexaborure de lanthane (Lab 6) chauffé à 2000 °C sous bon vide. Le courant d'émission est contrôlé par une cage cylindrique : le Wehnelt (W). Les électrons sont ensuite accélérés par une anode, puis focalisés sur l'échantillon par un système de lentilles électromagnétiques qui constituent le système condenseur. Quatre bobines de déflexion, perpendiculaires deux à deux, contrôlent le balayage sur l'échantillon en x et y.

Un détecteur approprié permet d'exploiter les différents effets produits à l'impact de la sonde électronique sur les échantillons. Les principaux effets sont de 3 types :

**1) Emission d'Electrons**

- secondaires (E.S)
- rétrodiffusés (E.R)
- Auger

**2) Emission de Photons**

- X
- Visibles (catholuminescences)

**3) Génération de paires "d'électrons -trous" (semi-conducteurs)**

- courant induit (EBIC)
- variation de résistivité

**2 -2/ Principe du contraste de Potentiel**

Le principe du contraste de potentiel peut être résumé de la façon suivante [FAZ 81] :

Le faisceau primaire d'un MEB est utilisé pour bombarder la surface d'un échantillon. Des électrons secondaires sont alors réémis et récupérés à l'aide d'un collecteur.

Ces électrons secondaires ont une faible énergie  $E$  ( $0 < E < 50$  eV) et sont donc sensibles à des champs électriques. Si l'échantillon de test est un (ou

une partie de) circuit intégré, ses différents potentiels créent de forts champs à sa surface. Les électrons secondaires émis au voisinage d'une interconnexion portée à un potentiel négatif ou à la masse voient un champ d'extraction qui les accélère tandis que les électrons secondaires émis au voisinage d'une interconnexion portée à un potentiel positif doivent passer à travers un champ retardateur qui les contraint à retourner vers cette interconnexion.

La variation de potentiel de surface entraîne une variation de la quantité d'électrons secondaires détectés et donne naissance au contraste de potentiel.

L'analyse du signal à la sortie du collecteur permet ainsi de visualiser les états du C.I ; les zones du circuit portées à un potentiel positif apparaissent sombres tandis que les zones du circuit portées à un potentiel négatif ou à la masse apparaissent claires.

Les avantages d'une telle sonde sont :

- son positionnement rapide et précis
- l'introduction d'une très faible capacité parasite ( $10^{-17}$  Farads [Luk 81])
- les mesures simultanées d'un très grand nombre de points.

Toutefois, ce testeur présente des inconvénients non négligeables, à savoir :

- observation sous vide,
- création de charges sur l'oxyde mince qui peut produire des décalages de tension de seuil de transistor MOS,
- induction de courant et variation de résistivité par génération de paires d'électrons-trous dans les semi-conducteurs.

Pour éviter les effets de radiation susceptibles d'endommager le composant, ou de fausser les mesures, l'énergie du faisceau primaire doit être limitée à des valeurs avoisinant 1 KeV.

A une telle énergie de faisceau primaire, il faut utiliser un microscope optimisé pour les basses énergies afin d'obtenir un signal de bonne qualité en sortie du collecteur.

## 2 -3/ Mesure de potentiel à l'aide d'un MEB (observabilité)

Plusieurs techniques ont été développées pour mesurer les potentiels d'un CI. Ces techniques peuvent être séparées en deux groupes :

- les techniques qualitatives (pour la visualisation des états logiques d'un CI),
- les techniques quantitatives (pour la mesure des potentiels en certains points d'un CI).

En effet, les électrons secondaires émis en un point du circuit sont influencés par les champs électriques, dus aux différents potentiels des points voisins (effet de proximité). Du fait de la non-linéarité des caractéristiques des champs électrostatiques, et des interactions des zones adjacentes subies par la zone en cours d'analyse, le contraste de potentiel n'est pas une fonction linéaire du potentiel [FAZ 81]. Des techniques nouvelles doivent donc être utilisées pour déterminer de façon quantitative le potentiel en certains points du composant.

### 2 -3-1/ Techniques qualitatives

Deux cas sont à envisager selon que la partie du circuit à analyser est statique ou dynamique.

#### a) Parties statiques

Pendant toute la durée de la saisie, des tensions constantes sont appliquées aux entrées du composant. La saisie est, en général, réalisée avec un balayage lent. Toutefois, il est possible d'accélérer cette saisie en utilisant un balayage TV mais dans ce cas, la résolution locale est moins bonne. Les courants de faisceau sont de l'ordre de 100 pA dans le cas d'un balayage lent et de 100 nA dans le cas d'un balayage TV [WOL 79].

#### b) Partie dynamique

[WOL 79] propose une technique appelée "voltage coding" dans laquelle le CI fonctionne à une fréquence multiple (entière) de la fréquence ligne (15 KHZ) ou Image (25HZ)TV.

Cette technique est intéressante dans l'étude des coupures de lignes ou celle de la propagation des signaux à l'intérieur du circuit.

Les autres techniques utilisent des méthodes stroboscopiques et des méthodes d'échantillonnage qui nécessitent d'avoir un faisceau pulsé. Le faisceau pulsé est obtenu à l'aide d'un "beam blanking". Pour ces techniques, le circuit est excité avec un cycle de n instructions répétées continuellement. Le faisceau d'électrons balaye alors le circuit ligne par ligne. Pour le mode stroboscopique, le faisceau est pulsé à la fréquence du cycle d'instructions. Par ailleurs, en fixant le faisceau en un certain point

et en utilisant un pulse que l'on décale en phase, il est possible d'obtenir les variations du potentiel dans le temps (forme d'onde).

Des mesures de temps de propagation peuvent être réalisées. Ainsi des temps de montée ou descente de l'ordre de quelques nanosecondes peuvent-êtré échantillonnées avec des pulses de largeur inférieure à la nanoseconde [FOU 81].

### 2-3-2/ Technique quantitative

Une technique de mesure quantitative est décrite dans [GOP 78] et [FAZ 81]. Pour mesurer la forme d'onde d'un signal, la sonde à électrons est dirigée sur un point de mesure du CI. Une variation de  $\Delta V$  du potentiel de mesure a pour effet de décaler la distribution d'énergie des électrons secondaires de  $\Delta V$ . L'analyse spectrométrique de cette répartition d'énergie permet la mesure de potentiels locaux. Le spectromètre électronique utilise une grille d'extraction à fort potentiel (pour extraire la totalité des électrons) et un champ retardateur au travers duquel seuls les électrons à haute énergie peuvent passer. Ensuite, les électrons sont défectés vers le collecteur. Ils contrôlent la grille du champ retardateur à travers une boucle de feedback de telle façon que le nombre d'électrons traversant ce champ reste constant. Une variation de  $\Delta V$  du potentiel au point de mesure impose une variation de  $\Delta V_{\text{retard}}$  à la grille du champ retardateur pour maintenir le courant constant dans ce champ. L'analyse du montage montre que les variations locales du potentiel sont égales à celles du champ retardateur ( $\Delta V = \Delta V_{\text{retard}}$ ).

En utilisant cette technique, il est possible de mesurer les transitions électriques pendant le temps de montée et de descente des signaux internes d'un circuit intégré (temps mesuré en nanoseconde) en "débloquent" le faisceau lors d'une transition électrique à des instants décalés successivement dans le temps par rapport à une référence constituée par la commande du signal électrique à examiner. Cette méthode permet de faire des mesures dans le domaine de la nanoseconde avec des variations de tension de 10mV.

Toutes les techniques décrites ci-dessus ont été utilisées pour l'analyse de défaillance et pour la conception des circuits intégrés. Elles s'appliquent principalement à des circuits dépassivés.

Il est intéressant de noter que les auteurs indiquent la possibilité d'appliquer ces méthodes à des circuits passivés sous certaines conditions en général mal précisées, de même que les résultats obtenus. Des



comparaisons de diagrammes de forme d'onde obtenus pour des circuits passivés et des circuits non passivés sont toutefois données dans [URA 82].

### 2.3.3. Elimination du contraste topographique dans les mesures

Afin d'améliorer la qualité des images obtenues par le MEB, une technique dite SVC (Selective Voltage Contrast) a été développée pour éliminer l'information relative à la topographie du circuit [PIW 74]. Cette technique ne nécessite pas de Beams Blanking (matériel coûteux). En résumé, cette méthode peut être décrite de la façon suivante : le faisceau primaire est positionné sur un point du circuit intégré. Le signal issu du détecteur est envoyé à un amplificateur échantillonneur bloqueur durant une période pendant laquelle aucun conditionnement, hormis éventuellement des tensions continues, n'est appliqué au circuit. De manière analogue, un court instant plus tard, la sortie du détecteur est échantillonnée par un second amplificateur lorsqu'un conditionnement est appliqué au C.I.

Les sorties des deux amplis sont appliquées aux entrées d'un amplificateur différentiel. Si la vitesse d'échantillonnage est grande et la vitesse de balayage du faisceau d'électrons relativement petite, un signal de contraste de potentiel pur apparaît à la sortie de l'ampli différentiel. Pour obtenir des images avec une bonne définition, une matrice de  $2 \cdot 10^5$  à  $10^6$  points image est nécessaire. La vitesse de balayage pour l'enregistrement d'images est d'environ 20 secondes par trame. Cette technique est appelée SVC parce que seul les potentiels variant en phase avec le signal d'échantillonnage sont imagés.

Une méthode basée sur un équipement similaire (pas de beam blanking) a été utilisée pour mesurer des retards de propagation de signaux (minimum 75 ns) entre deux points d'un composant LSI [YOU 81]. La résolution est de + ou -10%. La tension d'accélération est de 1,2 KV avec un courant de 500 pA. Il n'est pas nécessaire de dépassiver le circuit.

### 2.4. Injection d'entrée à l'aide du MEB (contrôlabilité)

Outre qu'elles permettent d'effectuer des mesures (observabilité) les machines à pointes présentent l'avantage de pouvoir forcer l'état d'une ligne ou d'une entrée (contrôlabilité).

Or les techniques décrites au paragraphe 2.3.3. ne permettent que l'observabilité.

[SHA 81] décrit un moyen de réaliser des injections d'entrée, qui s'appuie sur le fait que lorsqu'un faisceau d'électrons pénètre dans un semi-conducteur, des paires d'électrons-trous sont créées. Lorsque les

porteurs ainsi créés sont collectés par une jonction, l'intensité du courant résultant peut être de l'ordre de celle du courant fourni par un MOS de charge si les conditions d'énergie de faisceau primaire et d'intensité de courant de ce faisceau sont réunies. Puisque, théoriquement, l'énergie de création d'une paire d'électron-trou est voisine de trois fois le gap du semi-conducteur, soit environ 3,6 V pour le silicium, un électron incident possédant une énergie de 5-20 KeV peut générer environ 1000 à 5000 paires d'électron-trous. Si ceux-ci sont collectés par une jonction p-n, alors un courant de quelques dizaines ou centaines de microampères peut être induit.

Dans le NMOS, lorsque les jonctions p-n sont formées entre les conducteurs diffusés n+ et le substrat, le faisceau peut être utilisé pour amener tout conducteur diffusé au potentiel du substrat (généralement à la masse). Ainsi, en concevant des conducteurs diffusés tels qu'ils soient accessibles au faisceau d'électrons, il est possible de produire un niveau logique bas en un point sélectionné, uniquement en positionnant le faisceau et en le commutant.

[SHA 81] propose un composant, l'ESL (Electron Beam Switched Latched), qui permet d'appliquer des entrées statiques à un système sous contrôle d'un faisceau d'électrons. Le faisceau est utilisé pour contrôler une bascule R.S (voir figure 2) en bombardant soit une diode de mise à 1, soit une diode de mise à zéro. Ce type de composant placé en des endroits stratégiques d'un circuit complexe peut permettre de produire des entrées stables ou des horloges lors d'un test.




Fig. 2 Electron beam Switched Latched.

### **2.4.1. Expériences de contrôlabilité**

Le groupe d'Architecture des Ordinateurs au sein duquel ont été réalisés les travaux menant à cette thèse étant le maître d'oeuvre du projet CMP [ANC 81], il a semblé intéressant de profiter des facilités offertes pour réaliser une pré-étude de ce problème de contrôlabilité. Un circuit basé sur l'ESL a été réalisé dans le cadre du CMP 84 (Ce circuit est représenté sur la figure 3). Il comporte 3 motifs. Chacun de ces motifs comprend :

- un point mémoire statique muni de 2 photodiodes accessibles au faisceau d'électrons.
- un plot d'entrée + un plot de commande permettant d'initialiser le point mémoire.
- un plot de sortie permettant de vérifier la valeur du point mémoire lorsque le faisceau est utilisé en contrôlabilité.

Les 3 motifs se distinguent par :

- la taille des photodiodes
- la longueur des MOS de charge
- la taille des MOS signaux
- la protection éventuelle des MOS déplétés par un niveau métal.

Les MOS de charge sont réalisés très longs (donc résistifs) pour limiter le courant de charge. En effet, le courant induit par le faisceau doit être supérieur à celui fourni par le MOS déplété pour pouvoir faire basculer le point mémoire.

Notre microscope n'étant pas équipé de mesure de courant, il n'a pas été possible de simuler correctement ce circuit. C'est pourquoi des motifs de tailles différentes ont été réalisés (voir fig. 3).

EBIC TEST CIRCUIT: DEPLETED TRANSISTORS

W/L= 2/60

W/L= 2/80

W/L= 2/120




Figure 3 : ESL

Le processus de fabrication a débuté le 15/10/84 ( fabrication des masques chez Nanomask puis cuisson des circuits au CNET de Meylan). Les circuits sont revenus fin février 1985. Les tests ont été réalisés courant Mars 1985.

Dans un premier temps, le circuit a été testé à l'aide du faisceau d'un microscope optique. En positionnant ce faisceau sur la diode appropriée de chacun des 3 motifs, il a été possible de faire basculer successivement chacun des 3 registres de 0 à 1 puis de 1 à 0.

Dans un second temps, le circuit a été testé à l'aide du MEB. Bien qu'il ait été possible de faire basculer les registres de 0 à 1, aucune conclusion n'a pu être tirée de cette manipulation. En effet, cette transition a eu lieu pour une énergie de faisceau de 5 Kev. Or notre microscope n'étant pas équipé d'un système de contrôle de positionnement du faisceau, le faisceau a d'abord été focalisé sur les diodes avec une énergie de 2 Kev, puis l'énergie a été progressivement augmentée jusqu'à 5Kev. Le fait de modifier l'énergie entraîne une défocalisation du faisceau; ainsi il n'est pas sûr qu'à 5 Kev, le point d'impact reste sur la diode. Cette défocalisation entraîne de plus une charge des oxydes sur une surface très importante et peut par là même modifier le fonctionnement des transistors. Bien que spécialement conçues de grande taille à cause de ce problème, les jonctions ont toutefois été placées trop près du reste du circuit pour permettre de tirer des conclusions définitives.

Si le circuit présenté réagit très bien à la lumière, il semble beaucoup plus délicat de le faire fonctionner avec un MEB ne possédant pas de contrôle de positionnement.

Si ce circuit devait être recuit, il faudrait apporter les modifications suivantes pour espérer pouvoir obtenir de meilleurs résultats :

- protéger l'ensemble des transistors (y compris les MOS enrichis) par une connexion supérieure en aluminium,
- agrandir les diodes
- éloigner les diodes du reste du circuit.

De plus, il serait intéressant de creuser des trous de contact sur les jonctions (sans remplir ces trous par de l'aluminium) pour faciliter la pénétration des électrons ; en effet sans ces trous, les électrons doivent traverser les oxydes pour atteindre les diodes ce qui nécessite des énergies plus élevées du faisceau primaire. L'étude de la contrôlabilité se poursuit au sein du groupe d'Architecture.

### 3/ Méthodologie

Ce chapitre est à la base du travail développé pendant cette thèse. Il concerne une méthodologie de localisation de défaillance de VLSI proposée dans [BAI 82]. Dans ce chapitre, l'idée générale de la méthodologie est exposée (paragraphe 3.1.), puis quelques réflexions concernant sa mise en oeuvre et son application dans le cas de circuits de type microprocesseurs sont données (paragraphe 3.2 et 3.3.).

#### 3.1/ Méthodologie proposée dans [BAI 82]

Les différentes techniques d'observations présentées au chapitre précédent révèlent que l'un des avantages du MEB relativement aux outils classiques réside dans le fait de pouvoir observer simultanément un très grand nombre de valeurs logiques à l'intérieur d'un circuit. Cet avantage peut très vite s'avérer être un handicap si l'on ne sait pas comment utiliser et interpréter cette masse d'informations. Aussi des méthodes spécifiques à ce nouvel outil doivent-elles être mises en oeuvre pour localiser des défauts à l'intérieur d'un circuit. Les méthodes seront toutefois différentes selon que la structure du circuit est connue ou non.

Le cadre de cette thèse ne concerne que les circuits à structure inconnue. Pour les circuits à structure connue on pourra se reporter à [BER 83] et [BAI 83].

Pour un circuit à structure inconnue, [BAI 82] propose de comparer le fonctionnement du circuit défaillant à celui d'un circuit réputé bon. Sous réserve que le défaut soit simple et que des tests fonctionnels permettant de manifester ce défaut soient connus, [BAI 82] remarque alors que: dans le cas d'un circuit combinatoire, une observation au MEB des deux circuits pour un même vecteur d'entrée donnera une image différente pour les deux circuits. L'ensemble des points pour lesquels la valeur du potentiel relevée (avec le MEB) est différente pour le circuit défaillant et pour le circuit "bon" est tel qu'il contient le(s) point(s) où est localisé le défaut ainsi que tous les points où une erreur a été propagée.




FIGURE N° 4 : Relevé de points

- a) circuit défectueux
- b) circuit bon pour le même vecteur
- c) endroits potentiels du défaut

Le problème est alors de distinguer la zone contenant le lieu du défaut des zones dans lesquelles une erreur a été propagée. Sous réserve de posséder plusieurs vecteurs de test manifestant le défaut, il est possible d'affiner la localisation en remarquant que le lieu du défaut se situe obligatoirement dans l'ensemble des points pour lesquels une erreur est manifestée pour chacun de ces vecteurs. Il est ainsi possible d'éliminer tous les points pour lesquels une erreur n'est pas manifestée pour la totalité des vecteurs.

Le cas des circuits séquentiels diffère du précédent par le fait qu'une erreur peut être mémorisée ; des erreurs sont alors susceptibles d'être créées pour des entrées ultérieures sans que le défaut lui-même soit sensibilisé. Pour une séquence d'entrée et dans le cas d'un circuit séquentiel, il est donc nécessaire de ne retenir comme image d'erreur que la première image erronée.

Appliquer cette méthodologie nécessite de disposer de moyens informatiques. En effet, le volume d'informations à traiter est trop important pour pouvoir être interprété de visu par un opérateur humain. La suite de cette étude décrit un descriptif expérimental réalisé dans l'équipe d'Architecture des Ordinateurs du Laboratoire TIM 3 de Grenoble et destiné à appliquer cette méthodologie à des circuits de type microprocesseur.

Avant de détailler ce dispositif, quelques remarques concernant la méthodologie et son application aux microprocesseurs sont données.

### 3.2./ Remarques générales sur la méthodologie

La méthodologie suppose que tous les points du circuit sont

observables. Or le phénomène de contraste de potentiel étant un phénomène de surface, lorsqu'une connexion est recouverte par un autre niveau conducteur, la zone de recouvrement devient invisible. Cette remarque met en évidence un problème lié à l'observabilité. L'évolution de la technologie rend ce problème de plus en plus crucial en raison de la multiplication des couches d'interconnexion.

D'autres part, ces couches situées à des profondeurs différentes sont-elles toutes observables ?

En admettant une réponse affirmative (voir chapitre 5), un autre problème apparaît dans le cas où le lieu du défaut recouvre une autre connexion. En effet, si la connexion recouverte et le lieu du défaut possèdent la même valeur de potentiel, le défaut reste-t-il observable ? Deux exemples illustrant cette question sont données ci-dessous.

**Exemple 1 :**

Court-circuit avec un élément de pont recouvrant une autre connexion.





FIGURE N° 5 : COURT-CIRCUIT AVEC UN ELEMENT DE PONT RECOVRANT UNE AUTRE CONNEXION




Si les images relevées pour 2 vecteurs manifestant le défaut sont les suivantes :

circuit bon





1er vecteur



2ème vecteur

circuit défaillant



alors la méthodologie proposée est mise en échec.

Exemple 2 : Coupure située au dessus d'une autre connexion






FIGURE N° 6 : COUPURE SITUÉE AU DESSUS D'UNE AUTRE CONNEXION

Si les images relevées pour deux vecteurs manifestant les défauts sont les suivantes :

circuit bon





premier vecteur



deuxième vecteur

circuit défaillant



alors la méthodologie est mise en échec.

Dans le cas d'un défaut recouvert par une autre connexion, il est fréquent que certains points observables et proches du défaut soient l'objet de manifestation d'erreur. Ainsi les chances de localisation d'un tel défaut augmentent ; [BAI 82] suppose qu'une localisation par fréquence est alors possible. Le cas du lieu du défaut recouvrant une autre connexion est plus complexe. Lorsque la méthodologie proposée aboutit à un échec existe-t-il une autre solution ? A partir des deux exemples proposés, la remarque suivante peut être formulée :

Dans la suite,  $E_1$  désigne l'ensemble des points pour lesquels une erreur est manifestée avec le vecteur de Test  $V_1$  et  $E_2$  désigne l'ensemble des points susceptibles de contenir la défaillance (ou proches du lieu du défaut et pour lesquels une erreur a été propagée avec au moins un des vecteurs de test).

Si l'on possède deux vecteurs  $V_1$  et  $V_2$  manifestant le défaut, on a :

$E_S = E_1 \cap E_2$  (dans ce cas, la méthode proposée n'est pas mise en défaut)

ou  $E_S = E_1 \cup E_2 - (E_1 \cap E_2)$  (dans ce cas, la méthode proposée aboutit à un échec)

Si la méthode proposée n'a pas permis de localiser la défaillance, alors il est intéressant d'étudier les points de l'ensemble

$E_S = E_1 \cup E_2 - (E_1 \cap E_2)$  et de leurs voisinages si l'ensemble  $E_S$  contient peu de points (c'est-à-dire si des erreurs sont propagées sur des chemins à peu près identiques pour les deux vecteurs).

Si l'on possède trois vecteurs manifestant le défaut, la méthode proposée sera applicable si  $E_S = E_1 \cap E_2 \cap E_3$ . Dans le cas contraire, il faudrait étudier les points (et les voisinages des ensembles) :

$$(E_3 \cup E_2 \cup E_1) - (E_1 \cap E_2) ;$$

$$(E_3 \cup E_2 \cup E_1) - (E_1 \cap E_3) ;$$

$$(E_3 \cup E_2 \cup E_1) - (E_2 \cap E_3) ;$$

Si l'on possède plus de trois vecteurs manifestant le défaut, et dans le cas où  $E_S = \bigcap E_i$ , le nombre de possibilités susceptibles de donner  $E_S$  devient trop important. On peut alors choisir deux ou trois vecteurs de test parmi tous les vecteurs et essayer de localiser le défaut de la même façon que celle décrite précédemment.

L'ensemble de ces réflexions montre que certaines pannes peuvent être difficilement détectables en contraste de potentiel. Les remarques précédentes rappellent que, malgré l'utilisation d'un outil très performant, l'analyse de défaillance doit être menée à l'aide de différents moyens d'investigation. A titre d'exemple, le défaut recouvrant une autre connexion est certainement facile à détecter à l'aide d'une inspection automatique réalisée par référence avec un circuit bon.

Une dernière remarque concerne la possibilité de rendre un défaut observable à l'aide d'un vecteur ne manifestant pas d'erreur en sortie. Un exemple en est donné ci-dessous. Cet exemple concerne le cas d'un court-circuit avec un élément de pont recouvrant une autre connexion (voir figure n° 5). S'il existe un vecteur de test tel que l'on obtienne les images suivantes (figure n° 7) alors le défaut est observable et un seul vecteur suffit pour le localiser.




FIGURE N° 7

Malheureusement, il n'est pas possible de savoir à priori si un vecteur ne manifestant pas d'erreur en sortie est susceptible de rendre le défaut observable. Par contre, un vecteur manifestant des erreurs de façon externe peut fournir des images de ce type si des méthodes de saisies stroboscopiques sont utilisées. En effet, en saisissant une image à l'instant où le défaut est manifesté et avant que des erreurs ne soient propagées, il est possible d'identifier le lieu du défaut à l'aide d'un seul vecteur. La méthode à employer consiste alors à saisir pour ce vecteur une série d'images, chacune correspondant à un instant différent. Les comparaisons entre ces images devraient permettre de remonter vers l'instant où seul le défaut est manifesté et donc de localiser la défaillance (voir figure n° 8).




FIGURE N°8 : méthodologie proposée par MAY 84

Cette méthodologie a été proposée dans [MAY 84]. Toutefois, pour pouvoir être appliquée avec des circuits à structure inconnue, il est nécessaire de connaître approximativement la zone susceptible de contenir le défaut et de savoir la localiser sur le circuit. Dans le cas contraire, le nombre d'images nécessaires pour couvrir l'ensemble du circuit à chacun de ces instants serait trop important. Une stratégie efficace peut consister à utiliser la méthodologie proposée par [BAI 82] pour isoler une zone limitée susceptible de contenir la défaillance et d'appliquer ensuite la méthodologie proposée par [MAY 84]. Il est intéressant de constater que les traitements d'images à mettre en oeuvre sont identiques pour les deux

méthodologies.

### 3.3. Remarques concernant l'application de la méthodologie aux microprocesseurs

Dans le cas des microprocesseurs, deux classes de pannes sont à considérer :

- . les pannes "grossières"
- . les pannes "fines"

Les pannes "grossières" constituent l'ensemble des pannes pour lesquelles le circuit ne fonctionne pas du tout. Parmi ces pannes, on peut ranger par exemple :

- . les pannes d'alimentation,
- . les pannes de circuit reset,
- . les pannes de circuit d'horloge,
- . certaines pannes affectant les plots du circuit (exemple : coupure de "bonding").

Les pannes "fines" constituent l'ensemble des pannes pour lesquelles le circuit est affecté, mais pas la totalité des instructions. Des exemples de diagnostics possibles pour un circuit soumis à une panne de ce type sont:

- . une instruction donne des résultats incorrects,
- . une instruction est exécutée à la place d'une autre,
- . une instruction modifie des registres qui ne devraient pas être modifiés,
- . certaines interruptions ne sont pas prises en compte, ou sont prises en compte au mauvais moment.

Pour les pannes "grossières", lorsque les techniques classiques (inspection visuelle, rayon X,...) ne permettent pas de localiser le défaut, des techniques de microscopie électronique peuvent alors être employées (par exemple, le PDVC [YOU 81], pour détecter une panne d'horloge). La localisation de défaillance ne nécessite pas dans ce cas d'utiliser la méthodologie proposée.

Pour les pannes "fines", appliquer brutalement la méthodologie

proposée serait un procédé peu efficace. En effet, traiter la totalité de la puce nécessite un nombre important de points. Les temps de traitement risquent alors d'être longs. Il en est de même pour les temps de saisie, notamment si la stroboscopie est utilisée.

Un minimum de renseignements sur l'architecture interne du microprocesseur devrait permettre de ne pas traiter la totalité du circuit. Quelles sont les connaissances minimales à avoir sur le circuit et comment obtenir ces renseignements ? Comment, à partir d'une instruction défailante, trouver d'autres instructions défailantes (et donc d'autres vecteurs d'entrée) et comment à partir de ces instructions et de la connaissance acquise sur l'architecture du circuit, peut-on limiter la surface à analyser ?

La suite de ce paragraphe est destinée à apporter quelques éléments de réponse à l'ensemble de ces questions.

### 3.3.1. Parties du circuit facilement reconnaissables

Pour pouvoir limiter la surface à analyser, il faut :

- a) connaître le bloc incriminé,
- b) connaître la localisation du bloc à l'intérieur du circuit intégré.

L'analyse des instructions défailantes devrait permettre une première localisation du défaut. Si un élément de la partie opérative est en cause, il est inutile de faire des saisies d'images dans la partie contrôle. De même, si c'est la partie contrôle qui est soupçonnée, il est inutile de faire des saisies dans la partie opérative. Lorsqu'il existe des ROM ou des PLA à l'intérieur de la partie contrôle, il est inutile dans un premier temps de faire des saisies et des comparaisons sur toute la surface de ces éléments. Une observation des sorties de ces éléments, lorsqu'elle est possible, devrait indiquer s'il est utile ou non d'analyser toute la structure régulière. De plus, si un élément précis à l'intérieur de la partie concernée (partie opérative ou partie contrôle) est particulièrement visé et si la position de cet élément est connue, alors le nombre d'images à traiter pourra être diminué de façon considérable.

Ces remarques ne présentent un intérêt que si l'emplacement de certains éléments constituant le microprocesseur est connu. Sans qu'il soit question de faire du "reverse engineering", un observateur expérimenté pourra distinguer certaines parties du circuit à l'aide des renseignements fournis par le constructeur à tout utilisateur et d'une observation du

circuit avec un microscope optique. Ainsi l'emplacement de la partie opérative, de la partie contrôle, des RAM internes, des ROM et des PLA sera considéré connu. Bien qu'il n'existe pas de règle pour distinguer ces différentes parties, elles peuvent être identifiées à partir des remarques suivantes :

La partie opérative est facile à repérer : elle se distingue du reste du circuit, car elle se présente sous la forme d'une structure assez régulière qui comporte autant de pas que les opérandes contiennent de bits. En général, le nombre de pas est égal au nombre de bits du bus de données externe. Toutefois, un microprocesseur effectuant des opérations sur  $X$  bits pourra posséder une UAL ne travaillant que sur  $Y$  bits ( $X > Y$ ). Les valeurs les plus courantes de  $X$  et de  $Y$  sont les suivantes :

$X = 32, Y = 16$  ;  $X = 16, Y = 8$  ;  $X = 8, Y = 4$ .

Dans le cas des processeurs série, il est même possible d'avoir  $Y = 1$  : exemple : MC 6804P2 :  $X = 8$  et  $Y = 1$ .

Pour les mêmes raisons, une RAM interne est facile à repérer. Sa structure est encore plus régulière que le reste des éléments composant la partie opérative. Les microprocesseurs ne possèdent pas tous une RAM interne (exemple le 6800). Toutefois, ceux qui comportent un grand nombre de registres accessibles au programmeur sont fortement susceptibles d'en posséder. Exemple de microprocesseurs comportant une RAM interne facilement identifiable : 68000 Motorola, INS 8070 National Semiconductor Corporation, CP 1600, MC2, Zilog 80, Z 8000, Intel 8080.

**Remarque :**

Les registres du 68 000 sont décrits comme étant des registres 32 bits. La RAM interne du 68 000 est composée de deux parties car les registres poids forts et registres poids faibles sont séparés (L'UAL travaille sur 16 bits). A l'inverse, dans le 8080, la RAM est composée de registres 16 bits alors que les registres destinés à manipuler les données sont accessibles en 8 bits (l'UAL travaille en 8 bits).

Une partie opérative comporte en général :

- . une UAL,
- . des registres tampons à la sortie des différents opérateurs : ces registres sont en général inconnus du programmeur,
- . un opérateur d'adresses (incrémenteur, décrémenteur,...),
- . des opérateurs spécialisés qui varient d'un microprocesseur à l'autre.

Distinguer chacun de ces éléments à l'intérieur de la partie opérative



semble beaucoup plus difficile à partir d'un examen visuel. Par contre, l'utilisation de techniques du style PDVC ou fausse stroboscopie permet d'en identifier quelques uns.

Ainsi en faisant boucler un 6800 sur une instruction particulière et en observant la partie opérative à différents instants de cette boucle grâce à l'incorporation de "HALT" dans le conditionnement, il a été possible de localiser les registres A, B, X, S en utilisant respectivement les instructions DECA, DECB, DECX, DES (décrémentation).

De même l'ensemble constitué du compteur ordinal et de l'opérateur d'incrémentaion a pu être localisé en faisant boucler un 6800 sur un NOP.


En réutilisant la même technique, chacun des registres constituant la RAM interne du 8088 a pu être identifié.

Certains éléments de la partie contrôle peuvent être facilement repérés. Il s'agit des ROM et des PLA. Ces éléments se présentent sous la forme d'une structure très régulière et très dense. Le reste des éléments constituant la partie contrôle semble beaucoup plus difficile à reconnaître à l'aide d'un examen visuel.

### 3.3.2. Analyse d'une instruction défailante

A partir d'une instruction défailante, comment générer d'autres vecteurs manifestant le défaut ? A l'analyse des instructions défailantes, comment déterminer le module responsable ?

La méthode à employer dans les deux cas est la suivante :




#### Remarque

L'acceptation d'une hypothèse n'implique pas l'absence d'erreur sur la formulation de l'hypothèse.

Bien qu'il n'existe pas d'universalité sur les jeux d'instructions employés, sur les registres et les opérateurs existant dans un microprocesseur, on peut cependant formuler certaines généralités concernant le fonctionnement des microprocesseurs. Notamment,

l'algorithme d'interprétation des instructions suit l'organigramme général donné ci-dessous :



Une instruction possède un ou plusieurs modes d'adressage. Pendant l'exécution d'une instruction, différents éléments sont activés. Ces éléments peuvent être :

- . des opérateurs (UAL, Incrémenteur,...)
- . des registres
- . des organes de transfert (bus).

Lors de l'analyse d'une instruction défailante, la première étape consiste à observer le moment d'apparition de la première erreur. Le but de cette observation est de déterminer si la panne concerne le mode d'adressage ou l'exécution de l'instruction proprement dite.

Si un mode d'adressage ne fonctionne pas, toutes les instructions utilisant ce mode d'adressage devraient être affectées (dans ce cas, il est facile de trouver des vecteurs manifestant le défaut). Certains modes d'adressage mettent en jeu des opérateurs et des registres particuliers (adressage indexé, indirect, basé,...). Ces registres et ces opérateurs peuvent servir uniquement pour les calculs d'adresse. Dans le cas contraire, les registres ou les opérateurs utilisés peuvent être mis en cause si, pour des instructions opératives utilisant un autre mode d'adressage et mettant en jeu ces registres ou ces opérateurs, il y a également apparition d'erreur au moment de l'exécution de ces instructions.

Exemple : dans le 6 800, il existe un registre d'index (registre X). Ce registre est utilisé lors d'un adressage indexé. L'adresse mémoire de

l'opérande est obtenue en ajoutant à l'index le deuxième octet de l'instruction. Il existe par ailleurs deux instructions, LDX et STX permettant respectivement de charger ce registre et de transférer son contenu en mémoire. Si ces instructions ne fonctionnent pas correctement, alors le registre d'index ou les commandes d'activation de ce registre, pourront être fortement soupçonnés.

Si la panne apparaît au moment de l'exécution de l'instruction :

a) l'instruction est une instruction de transfert :

Il s'agit de transfert de type mémoire --> registre  
 registre --> mémoire  
 registre --> registre

Si la panne concerne un bus utilisé lors du transfert, alors une instruction réalisant le même type de transfert mais utilisant un autre registre connecté au même bus et en aval de la panne, devrait être aussi affectée ; de plus, les bits erronés devraient être les mêmes que ceux du premier registre.

Si la panne concerne le registre utilisé, alors toutes les instructions utilisant ce registre dans les mêmes conditions (source ou destination) et avec les mêmes données, devraient être affectées.

Si la panne concerne la génération des commandes permettant de charger le registre à partir du bus (cas d'un registre source), alors tous les bits du registre devraient être affectés.

**Remarque :**

Vérifier que tous les bits sont affectés peut nécessiter plusieurs transferts.

b) L'instruction est une instruction opérative (opération arithmétique, logique, décalage). Dans ce cas, il est intéressant de savoir si la panne concerne l'opérateur (ou la génération des commandes relatives à cet opérateur), ou si elle concerne d'autres éléments du circuit. Il faut donc rechercher des instructions de transfert ne mettant apparemment en jeu aucun opérateur et utilisant les mêmes registres que ceux utilisés lors de l'exécution de l'instruction défailante. Si ces instructions sont aussi défailantes, on en revient alors au cas a).

Si la panne concerne la génération des commandes de l'opérateur (mauvaise sélection des entrées de l'opérateur, mauvaise fonction réalisée par l'opérateur,...), alors si l'instruction est exécutée avec un jeu de données relativement complet, tous les bits devraient être affectés.

c) L'instruction est une opération de branchement conditionnel : dans ce cas, il est intéressant de vérifier si il n'y a pas de panne sur le registre code condition ou sur la génération des bits du code condition.

d) Une instruction modifie des registres qui ne devraient pas être modifiés. La panne peut provenir d'une commande activée alors qu'elle ne devrait pas l'être ; dans ce cas, tous les bits du registre modifié devraient être affectés.


La panne peut également provenir d'une interaction d'un point mémoire, d'un registre avec un point mémoire d'un registre voisin, ou d'une mauvaise sélection d'un point mémoire dans le cas où les registres sont organisés en RAM.

Dans le cas où une instruction modifie des registres qui ne devraient pas être modifiés, les registres modifiés doivent être positionnés au préalable avec une valeur différente de la valeur attendue en fin d'instruction (cas de l'opération arithmétique ou logique) ou des valeurs transitant sur le bus interne (opération de transfert) pour pouvoir mettre en évidence la panne à l'aide du test fonctionnel. Lors de l'observation au microscope, il peut être intéressant de faire une saisie avec les registres préalablement positionnés avec la même valeur que celle attendue en fin d'instruction ; cela peut permettre de mettre en évidence une commande activée alors qu'elle ne devrait pas l'être, tout en limitant le nombre de points où une erreur est propagée.

#### Séquence d'initialisation ;

Cette séquence doit permettre de positionner tous les registres connus du programmeur à des valeurs identiques dans les deux circuits à observer. Dans cette séquence, ne doivent être utilisées que des instructions fonctionnant correctement. Une telle séquence est indispensable si la panne est soupçonnée être située dans la partie opérative, ou si le circuit est examiné dans sa totalité.

Avant chaque saisie, il sera préférable de ré-exécuter cette séquence d'initialisation.



En effet, il faut saisir comme image d'erreur la première image où une erreur apparaît. Il faut donc qu'avant l'apparition de l'erreur, les circuits examinés (circuit de référence, circuit défaillant) soient dans le même état.


4 / Présentation du matériel utilisé4.1/ Présentation générale

FIGURE N° 9 : SCHEMA GENERAL DU DISPOSITIF

Le microscope utilisé est un JEOL 35 équipé d'un détecteur de type EVERHARD & THORNLEY. Le microscope n'est pas optimisé pour travailler à basse énergie ; pour la gamme d'énergie la plus faible (de 1KeV à 9 KeV), l'énergie du faisceau peut être augmentée par pas de 1 Kev : étant donné que les images obtenues à 1 KeV sont trop bruitées (détecteur peu adapté pour les basses énergies et filament de tungstène), l'ensemble des manipulations a été effectué à 2KeV. Ce microscope ne possède pas de système de positionnement ; le faisceau ne peut donc pas être actuellement commandé pour adresser un point particulier du circuit examiné. Pour le moment aucun système de stroboscopie n'est installé ; une étude est actuellement en cours pour développer les équipements nécessaires à l'analyse dynamique. Enfin la platine porte-objet n'est pas motorisée ; elle doit être déplacée manuellement.

Pour les raisons évoquées ci-dessus, seules des parties statiques ont été observées.

Le système de conditionnement permet de simuler l'environnement habituel du circuit, il génère les différents vecteurs d'entrées nécessaires à l'analyse. Dans un premier temps le système MADAM [BAI 79] développé au sein du laboratoire d'Architecture des ordinateurs a été utilisé. Ce système a ensuite été remplacé par une extension mieux adaptée au test des circuits, MADAM ayant été initialement conçu pour l'aide au développement d'applications microprogrammées. Cette extension dénommée TESSIE [BAU 85] a été développée au sein du même laboratoire.

Les fonctions d'acquisition d'images digitales à partir du signal vidéo du microscope et d'analyse de ces images sont réalisées par la machine ROMUALD développée au C.I.C.G. (Centre Interuniversitaire de Calcul de Grenoble).

Les fonctions de contrôle et divers traitements informatiques sont effectués par un ordinateur Séries/1 IBM.

#### 4.2. Présentation de Tessie [BAU 85]

La finalité de l'outil proposé est de générer à la fréquence désirée, les vecteurs de test nécessaires à l'analyse logique du comportement d'un circuit intégré.

Les vecteurs de test sont préalablement chargés dans la mémoire du testeur à partir d'une console, ou depuis un mini-ordinateur par l'intermédiaire d'une ligne série (RS 232).

Le testeur possède deux modes de fonctionnement :

- . un mode d'édition
- . un mode test

Le mode d'édition permet de charger la mémoire interne, de la relire et de la modifier. Toutes les opérations sur la mémoire sont contrôlées par un microprocesseur (6809).

Il est notamment possible, par une commande de formatage, de décrire chacune des pattes (ou groupe de pattes) du circuit en lui donnant un nom et en définissant ses bornes (numéros des pattes).

Le mode Test permet l'adressage de la mémoire interne par un processeur d'adresse synchrone avec le circuit sous test.

Plusieurs types d'exécution peuvent être choisis pour générer les vecteurs de test :

- fonctionnent en pas à pas
- fonctionnement pour n cycles
- fonctionnement jusqu'à un point d'arrêt
- fonctionnement en continu

Le testeur permet également l'analyse logique des sorties du circuit sous test en remplissant séquentiellement, en synchronisme avec le circuit sous test, une mémoire stockant les événements affichés sur les sorties du circuit.

Tessie se présente dans un rack double europe ; il est relié au circuit par un câble de 64 fils (l'extension à 128 broches ne pose pas de problème).

Pour l'utilisateur, la principale différence entre MADAM et TESSIE se situe dans une matrice de connexion présente en face avant. Cette matrice de connexion (64 colonnes, 9 lignes) permet de particulariser chaque patte du circuit par insertion de broches court-circuit. Chacune de ces pattes pouvant ainsi être décrites comme :

- une alimentation (VCC)
- la masse
- une horloge H1 . soit sans recouvrement, soit en quadrature
- " " H2 . soit TTL, soit MOS
- une donnée

Si c'est une donnée, elle peut-être :

- en entrée
- en sortie
- bidirectionnelle (son sens est alors spécifié par une ligne OE en général commandée par le R/W du circuit).

Cette matrice de connexion permet de se dispenser de câbler une carte d'interface pour chaque nouveau circuit (voir annexe [BER 83]).



Depuis son installation en février 1985, Tessie a permis de conditionner sans problème particulier des 6 800 ainsi que des 8088.

#### 4.3. Présentation de ROMUALD [BRE 79.2] [BRE 84]


ROMUALD est un multiprocesseur interactif permettant la saisie d'images (numérisation) et leur traitement. Cet appareil a été développé au CICG en collaboration avec l'INSERM et a fait l'objet du dépôt d'un brevet à l'ANVAR n° 82 00590 en janvier 1982.

Fonctionnellement, quatre unités logiques constituent la machine ROMUALD :

- une unité de saisie, qui convertit le signal TV et range l'image numérisée en mémoire
- une unité d'affichage qui prend l'image numérisée et traitée pour la convertir en un signal TV transmis à l'écran d'affichage
- une unité de traitement, qui effectue sur l'image les opérations demandées
- une unité de commande qui assure, d'une part le contrôle et l'ordonnancement des tâches confiées aux trois autres unités et qui permet d'autre part, via un terminal, le dialogue interactif avec l'utilisateur.

L'unité de saisie et l'unité d'affichage sont organisées autour d'un processeur Z8.

L'unité de contrôle est organisée autour d'un processeur Z8001, tandis que l'unité de traitement est organisée autour de 8 processeurs Z8002. L'ensemble de cette architecture (voir figure 10) s'organise autour d'un mégabus par lequel transitent toutes les informations circulant dans le système.



MEMOIRE DE  
TRAVAIL DU PG

PES : processeur d'entrée-sortie d'images  
 CAD : convertisseur analogique-digital  
 CDA : convertisseur digital-analogique  
 P : porte  
 PG : processeur général  
 PL : processeur local

FIGURE N ° 10 : ARCHITECTURE MATERIELLE DE ROMUALD

Les images saisies par ROMUALD sont numérisées en matrice de 512 lignes chaque ligne comportant 512 points (pixels).

Le niveau de gris de chaque pixel est codé sur 8 bits, ce qui permet de différencier 256 niveaux de gris.

Le processeur général (Z8001) est capable d'adresser la totalité de la mémoire. Chacun des huit processeurs locaux (Z8002) accède à une partie de mémoire divisée en deux zones :

- une zone programme qui reçoit du processeur général, d'une part, le code objet nécessaire à l'exécution des traitements, et, d'autre part, des paramètres par l'intermédiaire d'une boîte à lettres.

- une zone image contenant 64 lignes (de 512 points) consécutives sur l'image.

Cette partition met ainsi à la disposition de chaque processeur local, une partie cohérente de l'image et une copie du code nécessaire à son traitement. Ceci permet aux 8 processeurs locaux d'effectuer le traitement appliqué à l'image en total parallélisme, et donc de réduire le temps d'exécution des algorithmes procédant ligne par ligne du haut en bas de l'image, et appliquant le même opérateur local à chaque point.

Le système de saisie d'image de ROMUALD a été initialement conçu pour recevoir en entrée un signal TV. Il est intéressant de noter que l'acquisition des images issues du MEB lorsque le balayage utilisé est un balayage lent n'a demandé que des modifications du logiciel de l'unité de saisie ; la plupart des systèmes de traitements d'images actuellement commercialisés nécessitent une interface spéciale pour ce genre de connexion. Cette souplesse du système de saisie a permis d'implanter un zoom informatique (voir paragraphe 6-2).

Pour bien situer le contexte dans lequel s'est effectué ce travail, il est nécessaire de rappeler que le microscope était utilisé en temps partagé par plusieurs personnes travaillant dans des domaines très différents au début des manipulations. Ainsi avant chaque série d'expériences, il était nécessaire d'installer ROMUALD et le système de conditionnement auprès du microscope, ces deux machines étant habituellement exploitées dans d'autres locaux. Enfin ce contexte ne serait pas bien décrit sans rappeler que ROMUALD est un prototype universitaire en cours de développement. Cette situation s'est notamment fait ressentir sur les quatre points suivants :

- 1) Nécessité de programmer en langage de bas niveau (assembleur Z8001 et Z8002

2) Nécessité de bien connaître l'architecture interne de la machine pour bien l'utiliser

3) Les moniteurs et le hardware ont subi de nombreuses modifications tout au long de cette thèse ce qui a nécessité de revoir constamment le soft développé

4) Le manque de place mémoire image et notamment l'absence de mémoire de masse accessible en DMA ont rendu la fin des manipulations laborieuses et ce, malgré la gentillesse et le dévouement de P. Jutier qui a réussi à modifier le hardware de façon à étendre cette mémoire image pour pouvoir stocker trois images (initialement seules deux images pouvaient être sauvegardées).

Les développements actuellement menés sur ROMUALD devraient permettre d'éliminer ces inconvénients.

#### 4.4. Le rôle du système de contrôle et de traitement

Le système a pour but de contrôler l'ensemble du système expérimental et d'effectuer divers traitements informatiques notamment l'analyse des résultats.

Par contrôle de système expérimental il faut entendre :

- communiquer au conditionnement une (des) séquences de test
- contrôler le déplacement de la platine dans le cas d'un système équipé d'une platine motorisée
- contrôler la saisie des images

L'analyse des résultats doit permettre en fonction d'une stratégie de test de générer de nouveaux vecteurs de conditionnement et d'orienter l'analyse vers une zone plus restreinte du circuit.

Le système intégré dans le dispositif est un Séries/1 IBM. Son rôle est encore relativement limité du fait de l'absence de platine motorisée et de système de stroboscopie. Par contre, il soulage ROMUALD qui n'effectue que des prétraitements sur les images qui sont ensuite stockées et traitées par ce système informatique.

Les principales caractéristiques de la configuration du système utilisé sont :

- système d'exploitation EDX
- disque dur 200 Mega octets

- 1 unité de disquette
- 1 unité de bande magnétique
- langage de haut niveau : Pascal, Fortran
- liaisons séries RS232
- bus GPIB
- imprimante

La connexion ROMUALD-Séries/1 a été établie sur la base d'une communication asynchrone. Cette liaison a posé quelques problèmes compte tenu de l'absence de liaison de type XON/XOFF sur le Séries/1.

Dans un premier temps, et afin de ne pas chercher à trop entrer dans les détails internes du Séries/1, la liaison a été établie suivant le modèle de la liaison ROMUALD/MULTICS. Le transfert d'images a donc été réalisé :

- par création de fichier sous l'éditeur ligne (\$EDITIN) dans le sens ROMUALD --> Séries/1),
- par la lecture d'un fichier créé sous éditeur (utilitaire \$DISKUT2) dans le sens Séries/1 --> ROMUALD.

Toutefois, cette liaison est mal adaptée compte tenu des caractéristiques de l'éditeur du Séries/1. En effet, l'éditeur travaille sur des lignes de 80 caractères (72 caractères + 8 caractères de numéro de ligne) complétées à 128 caractères par des blancs (d'où une grande place perdue).

De plus, pour chaque ligne envoyée à partir du terminal, l'éditeur renvoie un message composé du numéro de la ligne courante. Au niveau du transfert d'images, cela nécessite donc de se synchroniser avec le Séries/1, après chaque ligne envoyée suivant le protocole suivant :

- envoi d'une ligne
- attente de la réponse

La liaison ainsi établie a permis de transférer des images (par une liaison à 1200 bds) en :

- 30 minutes dans le sens ROMUALD --> Séries/1
- 40 minutes dans le sens Séries/1 --> ROMUALD.

Ces résultats ont nécessité de réécrire le programme en utilisant le langage spécifique de la machine (langage EDL).

Ce programme permet de transférer actuellement des images (256 Koctets) avec un temps de transfert voisin de 5 minutes dans chaque sens (à 9600 bds).

Ce programme permet d'envoyer depuis ROMUALD 32 Koctets consécutifs dans un buffer du Série/1 ; une fois ce buffer vidé, le Série/1 est de nouveau prêt à recevoir. Ainsi la synchronisation de ROMUALD avec le Série/1 ne devient nécessaire que tous les 32 Koctets (et non plus tous les 72 caractères).

En raison des problèmes de synchronisation, les transferts d'images ont été résolus par passage progressif de 1200 à 4800, puis finalement 9600 bds (limite supérieure de la liaison).

Ces transferts pourraient être encore accélérés en utilisant des codages appropriés pour les images. Une solution de ce type avait été implantée par B. Bretagnolle pour la liaison ROMUALD <--> MULTICS.

## 5. Observation de différents types de connexion

L'analyse d'un CI à l'aide d'un MEB nécessite d'ouvrir le boîtier contenant le circuit. Cette ouverture, relativement simple pour les boîtiers céramiques, s'avère beaucoup plus délicate pour les boîtiers plastiques. La plupart des auteurs conseillent ensuite de dépassiver le circuit tout en précisant que cette dépassivation n'est pas indispensable (voir paragraphe 2).

Cette opération est effectuée à l'aide de bains chimiques ou d'attaques aux plasmas suivant la nature de la passivation. Un circuit dépassivé étant bien plus vulnérable qu'un circuit passivé, sa durée de vie est en général assez courte. Afin de déterminer si cette opération relativement délicate et assez longue est indispensable des observations ont été réalisées avec trois types de circuits :

- passivés
- dépassivés
- non passivés

Il est important de noter que ces observations ont été réalisées avec une énergie de faisceau primaire de 2 KeV, notre microscope ne permettant pas de travailler à des énergies plus faibles.

Des circuits NMOS et CMOS ont été utilisés pour ces observations.

### 5.1. Observations des connexions de circuits passivés

. Lorsqu'aucun conditionnement n'est appliqué au circuit, les contours des lignes d'Aluminium sont visibles (contraste topographique) mais le niveau de gris de ces lignes est identique à celui du reste du circuit.

. Lorsque le circuit est alimenté :

- les lignes d'aluminium sont visibles mais elles disparaissent au bout d'un temps qui dépend du grossissement et de la vitesse de balayage (à énergie de faisceau fixe). Cette disparition progressive du contraste de potentiel provient d'un phénomène de charge d'oxyde de surface dû au faisceau primaire.

- les lignes en Si-poly ainsi que les diffusions ne sont visibles que lorsqu'elles subissent une transition. Dans ce cas, elles apparaissent de manière très fugitive sur l'écran du microscope (en balayage TV). Par contre, il n'est pas possible de visualiser des connexions de ce type sur des images saisies par ROMUALD, le balayage utilisé lors de la saisie étant

trop lent.

### 5.2. Observation des connexions de circuits non passivés

Avec ou sans conditionnement, le niveau Aluminium est toujours observable.

Pour les lignes en Si-poly ou en Diffusion deux cas se présentent suivant les épaisseurs des couches isolantes :

- soit ces connexions sont observables en permanence
- soit elles apparaissent de manière fugitive mais en général ces connexions sont visibles sur les images saisies par ROMUALD à condition de générer les vecteurs de test juste avant la saisie.

### 5.3. Observations des connexions de circuits dépassivés

Les résultats obtenus avec ce type de circuits sont très voisins de ceux obtenus avec des circuits non passivés à condition que l'attaque de la couche de passivation ait été menée jusqu'à son terme.

Dans le cas contraire les résultats sont voisins de ceux obtenus avec les circuits passivés.

### 5.4. Conséquences

Lors des manipulations les circuits ont été systématiquement dépassivés pour obtenir des images correctes avec ROMUALD. Cette nécessité de dépassiver les circuits est liée au matériel utilisé. Toutefois, la plupart des résultats présentés dans les publications étant obtenus sur des circuits dépassivés, il semble raisonnable de penser que cette dépassivation doit s'avérer indispensable même si le microscope utilisé lors des expériences est optimisé pour travailler dans les basses énergies.



## **6. Traitements informatiques**

### **6.1. Méthode de positionnement**

La méthodologie de localisation étant fondée sur la comparaison d'images de deux circuits, il est nécessaire de pouvoir placer des circuits dans des positions à peu près identiques dans la chambre du microscope. En effet, bien que les deux boîtiers soient placés de la même manière dans la chambre à vide, les circuits sont collés sur les boîtiers dans des positions et avec des inclinaisons (dus à l'épaisseur de la colle) différentes. Il est donc nécessaire, pour comparer deux images entre elles, de pouvoir comparer un élément du premier circuit avec l'élément correspondant dans le deuxième circuit. Ces éléments recouvrant quelques pixels, un décalage d'un ou de deux pixels peut être toléré dans le positionnement. De plus, une méthode a été recherchée pour que le positionnement des circuits puisse être réalisé de manière semi-automatique dans un système équipé d'une platine motorisée.

Le principe retenu est le suivant :

1) Le premier circuit (circuit de référence) est positionné de façon à ce que les curseurs du microscope correspondant aux décalages  $x$  et  $y$  agissent respectivement horizontalement et verticalement.

Une image de la zone à analyser est ensuite saisie ; il n'est pas nécessaire que le circuit soit alimenté à ce moment-là. Sur l'image ainsi obtenue, un gradient de Sobel (voir ci-dessous) puis une binarisation sont successivement effectués. L'image résultante est alors mémorisée sous la forme d'une suite de bits : si le  $i^{\text{ème}}$  pixel de l'image est blanc, alors le  $i^{\text{ème}}$  bit de cette suite vaut 1, sinon il vaut 0.

La taille mémoire nécessaire pour stocker cette image est alors 8 fois plus petite que celle nécessaire au stockage de l'image initiale.

2) Les mêmes traitements informatiques (gradient de Sobel, binarisation, compactage de l'image) sont appliqués lorsque le second circuit est installé dans la chambre du microscope.

3) Dans la suite  $S1$  désigne la suite de bits décrivant l'image de référence et  $S2$  désigne la suite de bits décrivant l'image du circuit à positionner.

Si le  $i^{\text{ème}}$  pixel de  $S1$  est à 1, le  $i^{\text{ème}}$  pixel de l'image est affiché en noir.

Sinon le  $i^{\text{ème}}$  pixel de l'image est affiché en blanc ou en gris suivant que le  $i^{\text{ème}}$  bit de  $S2$  est à 1 ou non.

L'image résultante permet ainsi d'afficher simultanément les contours des deux circuits et de distinguer sur cette image le circuit de référence (affiché en noir) du circuit à positionner (affiché en blanc). En fonction de cette dernière image, le circuit placé dans la chambre à vide du microscope est déplacé (à l'aide des curseurs du microscope) dans le sens désiré. La deuxième et la troisième étapes sont répétées jusqu'à ce que les images saisies sur les deux circuits soient superposables.

Gradient de Sobel :

Ce traitement permet de réaliser une extraction de contour. Ce gradient est fondé sur la prise en compte, pour chaque point d'image, d'une fenêtre de dimension 3x3 centrée sur ce point. On emploie pour cette fenêtre la numérotation suivante :

A0	A1	A2
A7	(x,y)	A3
A6	A5	A4

On calcule

$$X = (A2 + 2A3 + A4) - (A0 + 2A7 + A6)$$

$$Y = (A0 + 2A1 + A2) - (A6 + 2A5 + A4)$$

et

$$g(x,y) = \sqrt{X^2 + Y^2}$$

Le recalage des circuits peut être effectué sans utiliser ce gradient. Toutefois, l'extraction de contour permet de mieux visualiser l'écart séparant les positions des deux circuits (voir figure n° 11). Ceci est très sensible lorsqu'un nombre important de connexions est représenté dans l'image.




FIGURE N° 11 : INTERET D'EFFECTUER UN GRADIENT

Cette méthode permet de centrer des circuits avec un décalage entre les positions des deux circuits inférieur au micron. Avec une platine non motorisée, le temps de positionnement est de l'ordre de 5 minutes. Ce temps est tout à fait acceptable vis à vis du temps de préparation de l'échantillon (ouverture du boîtier, dépassivation) et du temps nécessaire à établir le vide à l'intérieur de la chambre (environ 10 minutes). Ce temps n'est plus négligeable si un recalage s'avère nécessaire pour chaque image saisie. Lorsque l'échantillon de référence est placé dans la chambre du microscope et que sa position a été mémorisée, il faut donc saisir une série d'images correspondant à différents vecteurs d'entrée manifestant une panne sur le circuit défaillant. Une fois cette saisie effectuée, le circuit défaillant peut alors être placé dans la chambre à vide. Après avoir effectué un centrage du circuit, il devient possible de comparer chaque image saisie avec celle déjà mémorisée pour le même vecteur d'entrée. En procédant de la sorte, un seul positionnement est nécessaire pour tout le traitement.

Dans un système équipé d'une platine motorisée, le nombre de pixels de décalage entre les deux circuits peut être mesuré à l'aide d'un réticule. Chaque pas du moteur déplaçant le circuit d'un nombre de pixels donné, le calcul du nombre de pas nécessaires pour centrer le circuit est alors facile à calculer.

Un inconvénient de cette méthode est que le déplacement du circuit n'est pas visualisé en temps réel sur l'écran de ROMUALD. La vision différée du résultat oblige à travailler par approches successives autour de la position désirée. Une solution à ce problème consiste à réaliser un mélange vidéo entre l'image du circuit à recaler (sortie vidéo du microscope) et une image de référence, stockée dans l'analyseur d'image (sortie vidéo de l'analyseur). Cette image pouvant être une extraction du contour du circuit

de référence.

Cette solution n'est pas implantée actuellement sur notre système en raison d'un problème de standard entre les deux sorties considérées (standard CCIR 625 pour ROMUALD et standard 525 L pour le JEOL).

Si les circuits sont recalés avec cette méthode, le zoom informatique ne peut plus être utilisé (voir paragraphe 6-2).

La recherche d'une position équivalente à celle du circuit de référence peut être également effectuée par une solution logicielle. Des techniques de recalage automatique existent déjà pour les images fournies par les satellites [JEA 79]. Les programmes à implanter risquent toutefois d'être assez complexes car la recherche de la bonne position nécessite de pouvoir effectuer non seulement des translations d'image mais aussi des rotations. Or, tous les analyseurs d'image ne possèdent pas forcément de primitives permettant des rotations d'images.

La méthode qui a été proposée a l'avantage, par rapport à une solution purement logicielle d'être simple à mettre en oeuvre, et, elle permet d'obtenir de très bons résultats relativement rapidement.

Toutefois, un autre inconvénient subsiste : en effet, une image 512 x 512 ne suffit pas pour couvrir l'ensemble de la puce.

Dans ce cas, la résolution de l'image n'est pas suffisante ; en effet pour pouvoir être analysée, chaque connexion doit être représentée par un nombre de pixels supérieur à un minimum déterminé expérimentalement. Cette dernière restriction impose d'utiliser des zooms électroniques pour lesquels seule une partie du circuit est balayée par le faisceau. Pour saisir une série d'images recouvrant l'ensemble du circuit et correspondant au même vecteur d'entrée, il devient nécessaire de déplacer la platine porte-objet du microscope. Si le déplacement de la platine n'est pas assez fiable, toutes les références de position de l'échantillon dans la chambre seront perdues. Un recalage devient alors nécessaire pour chaque saisie.

Afin de remédier à cette difficulté, une méthode d'acquisition originale a été développée ; elle est présentée au paragraphe suivant.

## 6.2. Le zoom informatique

### 6.2.1. Principe [LAU 84]

Cette technique consiste, à partir d'une vue de l'ensemble du circuit, à balayer lentement l'image avec une sonde très fine pour obtenir un grand nombre de lignes. La finesse du spot permet de découper l'image en plusieurs milliers de lignes (5120 par exemple). La fréquence du découpage d'une ligne est choisie pour donner le même nombre de points image parmi

lesquels ne sont prélevés que quelques points (512 pixels échantillonnés par exemple). L'affichage de l'image saisie (512 x 512 pixels) réalise l'effet de zoom recherché ( $\times 100$  ici). Bien entendu, la finesse du faisceau, la qualité de l'image et la valeur du découpage, dépendent de la technologie du circuit examiné.

Les coordonnées d'un point ne sont plus  $[ni, mj]$  dans (1..512) pixels de l'image, mais  $[ni, mj]$  dans (1..5120) points du circuit. L'opération de zoom donne une fenêtre dans l'image de l'ensemble du circuit. Les fenêtres peuvent être obtenues systématiquement en les prélevant les unes à côté des autres pour une couverture complète du circuit (ce qui nécessite une mémoire de masse conséquente) ou une seule, choisie en donnant les coordonnées  $[ni, mj]$  non plus de l'élément recherché, mais de la zone qui contient (figure n° 12 ).




FIGURE N° 12 : LE ZOOM INFORMATIQUE

**Remarque :**

Le terme de zoom informatique peut prêter à confusion. Il ne s'agit pas de zoom réalisé par programme mais d'un effet de grossissement obtenu au moment de la saisie. Cet effet n'existe pas sur l'image du microscope. Comme il est visualisé sur le matériel informatique, le terme de zoom informatique a été retenu par opposition au zoom électronique.

**6.2.2. Limites du zoom informatique**

Le zoom informatique devrait permettre à partir d'un zoom électronique pour lequel la totalité de la puce est balayée, d'obtenir des images ayant une résolution suffisante pour analyser la totalité du circuit sans modifier le facteur de grossissement et surtout sans déplacer la puce. Toutefois, certains facteurs imposent des restrictions dans l'utilisation de ce zoom. Il s'agit notamment de problèmes concernant :

- la dégradation des images lorsque le zoom est important
- les décalages d'images à la saisie

Un compromis doit être trouvé entre zoom informatique et zoom électronique. Différents paramètres sont alors à prendre en considération :

- Pour un zoom électronique trop important, les circuits se chargent rapidement et l'observation devient délicate

- la surface couverte par le zoom électronique doit être la plus grande possible mais le zoom informatique doit être limité pour ne pas obtenir des images trop dégradées.

- chaque connexion doit être représentée par un nombre minimal de pixels pour pouvoir visualiser des différences lors des comparaisons d'images.

Des expériences ont été menées pour déterminer les valeurs optimales des différents paramètres. Les résultats obtenus sont détaillés ci-dessous :

- dégradation des images :

plus le zoom informatique est important, plus l'image obtenue est dégradée. Les manipulations ont montré que la limite est située autour d'un zoom de 100 (10 x 10 images ROMUALD pour une image microscope).

- limite du zoom électronique :

pour un grossissement supérieur à 100, les circuits se chargent relativement rapidement. Toutefois, la charge des oxydes étant liée à l'énergie du faisceau primaire, un microscope équipé pour travailler à des énergies de l'ordre de 1 KeV devrait permettre d'utiliser des zooms électroniques plus importants.

- le nombre de pixels nécessaires pour représenter une connexion a été déterminé expérimentalement lors de la mise au point des différents traitements informatiques proposés.

- décalages d'images à la saisie :

Des expériences ont été réalisées pour positionner deux circuits de manière identique dans la chambre du microscope tout en utilisant le zoom

informatique . Le résultat est donné ci-dessous. Les circuits employés pour cette manipulation sont des 6800.

Le zoom électronique était : GR = 43.

A ce grossissement, seule la partie opérative n'était pas couverte. Le zoom informatique utilisé pour recalibrer les circuits donnait :

- 5 images dans la largeur
- 3 images dans la hauteur

Ces images sont numérotées dans la suite de la façon suivante

0,0	1,0	2,0	3,0	4,0
0,1	1,1	2,1	3,1	4,1
0,2	1,2	2,2	3,2	4,2

**Remarque :**

Le rapport 5 x 3 provient d'un mauvais réglage de la vitesse de balayage du microscope.

Pour pouvoir utiliser un grossissement plus faible et couvrir une plus grande surface de l'échantillon il faut pouvoir utiliser un rapport nombre d'images informatiques/image microscope plus important. L'opération de recalage des circuits en utilisant le zoom informatique a montré que le zoom informatique doit être limité à 4 x 4 images ROMUALD pour une image microscope.

Les résultats ont été obtenus de la façon suivante :

- pour le circuit de référence les images [0, 0], [4,0], [0,2], [4,2] et [2,1] ont été mémorisées sur le Séries/1 en utilisant la liaison ROMUALD-Séries/1.

- le deuxième échantillon a ensuite été placé dans la chambre. Cet échantillon a été remis dans la même position que l'échantillon de référence en utilisant la méthode décrite au paragraphe 6.1 ; ce recalage s'est effectué sur l'image [2,1]. Une fois cette opération terminée, le nombre de pixels de décalage obtenus pour les images des coins ([0,0], [4,0], [0,2], [4,2]) a été mesuré ; ce nombre n'excède pas 3 pixels dans chaque direction (horizontal, vertical).

La même opération a été effectuée après réglage de la vitesse de balayage. Pour un zoom de 4 x 4, les mêmes résultats que ceux donnés

ci-dessus ont été obtenus.

Il semble difficile de généraliser l'ensemble de ces résultats. En effet, ils dépendent pour la plupart du matériel utilisé. Si la possibilité de pouvoir travailler avec de faibles énergies de faisceau primaire existe sur la plupart des microscopes adaptés au test des circuits intégrés, certains paramètres seront dépendants des performances du microscope puisqu'ils concernent la fiabilité du balayage ainsi que la surface totale balayable sans obtenir trop d'aberrations. Un dernier point concerne les possibilités du système d'analyse d'images. Actuellement, on peut trouver des analyseurs travaillant sur des images 1024 x 1024 voir 2048 x 2048. De telles machines permettent de remplacer un zoom 4 x 4 par la saisie d'une seule image. Si dans ce cas une technique de zoom informatique est en plus utilisée les possibilités devraient s'en trouver multipliées.

### 6.3. Comparaison des images

La méthode de positionnement décrite au paragraphe 6.1 permettant de placer successivement deux circuits dans des positions identiques à l'intérieur de la chambre du microscope, il devient possible de comparer des images obtenues sur chacun des circuits.

Pour être efficace, ces comparaisons doivent répondre aux impératifs suivants :

1) Les résultats doivent être obtenus rapidement.

La taille des images (512 x 512 octets) ainsi que la quantité d'images à traiter, ne sont pas des facteurs favorables à faciliter la rapidité du traitement. De plus, de grandes capacités mémoire sont nécessaires pour stocker les images. Ces deux raisons conduisent à chercher à diminuer la taille des images sans perdre d'informations fondamentales.

2) Les résultats doivent pouvoir être interprétés rapidement.

3) Les mesures doivent être facilement reproductibles : le MEB étant un instrument difficile à régler, les conditions expérimentales nécessaires à la saisie ne doivent pas être trop strictes pour permettre de retrouver facilement des conditions de saisie analogues. Les traitements informatiques proposés doivent donc être capables de donner des résultats identiques pour des réglages voisins du microscope.

Les critères énumérés ci-dessus amènent à effectuer pour chaque



paire d'images les traitements suivants :

- 1) amélioration de la qualité des images,
- 2) Modification des images et comparaison
- 3) Amélioration de l'image obtenue après la comparaison

Chacune de ces étapes est détaillée dans la suite. Les algorithmes des différents programmes implantés sur ROMUALD sont formulés en pseudo-Algol. Ces programmes ont été écrits en assembleur Z8000 sur ROMUALD ; les plus utilisés ont été implantés en EPROM. Environ 8 Koctets de code a été ainsi généré.

### 6.3. Amélioration de la qualité des images

Les images saisies lors des manipulations sont relativement bruitées. Plusieurs facteurs peuvent intervenir dans cette dégradation des images (vibrations mécaniques, stabilité du balayage, rapidité du balayage, chargement d'oxyde de surface...). L'origine des bruits n'est pas toujours facile à déterminer. C'est pourquoi il est intéressant d'améliorer la qualité de ces images en utilisant des logiciels appropriés.

Les méthodes utilisées sont fondées sur les transformations d'image dans le domaine spatial (techniques des masques de convolution) et sur l'intégration d'images à la saisie.

#### a) lissage par moyenne [GAR 82 ]

Soit  $A[m,n]$  une image digitale de taille  $L \times L$ . La transformation appliquée à l'image  $A$  consiste à générer une image transformée  $B[m,n]$  dont les valeurs des points sont obtenues par la moyenne d'un ensemble  $S$  de valeurs portées par des points de  $A$  situés dans un certain environnement du point considéré  $m, n$ .

Soit :

$$B(m,n) = \frac{1}{M} \sum_{(i,j) \in S} A(i,j)$$

L'environnement utilisé par le programme implanté sur ROMUALD est un environnement à 8 voisins (figure n° 13).




FIGURE N° 13 : environnement à 8 voisins

Le défaut de ce type de traitement consiste en un effet de brouillage qui atténue les frontières des objets.

Un deuxième type de filtre a été préféré au lissage : le filtre médian.

#### b) Filtre médian

Ce filtre de tendance passe bas, atténue le bruit des images sans trop altérer les contours.

Ayant défini une fenêtre dont la taille correspond à un nombre impair de points, il s'agit de déplacer cette fenêtre sur les différentes lignes de l'image : la valeur du point central qu'elle englobe sera remplacée par la valeur médiane de l'ensemble constitué par les points englobés (valeur centrale si la suite était triée). Le problème reste d'ajuster la taille de la fenêtre afin d'obtenir un lissage suffisant sans brouillage.

#### Exemple :

Si les valeurs des points de la fenêtre sont 80, 90, 200, 110, 120, la valeur du point central (200) sera remplacé par la valeur médiane (110).

Un exemple des résultats obtenus avec ce type de filtre est donné dans l'annexe 1 (photos 1 et 2).

Le principe de l'algorithme du filtre médian est donc le suivant :

pour chaque pixel faire :

- . ranger dans un tableau les valeurs des points de la fenêtre centrée autour du pixel,
- . trier les valeurs du tableau,
- . remplacer la valeur du pixel courant par la valeur médiane du tableau trié,
- . passer au pixel suivant.

#### Remarque :

Puisque seule la valeur médiane de la fenêtre triée est intéressante, il est inutile de trier tout le tableau. L'algorithme de tri suivant tient compte de cette remarque. Le type de tri utilisé est celui du tri par

sélection [KNU 73].

Signification des identificateurs utilisés :

. Mem est le nom du tableau dans lequel sont rangées les valeurs à trier,

.  $2n + 1$  est la taille de la fenêtre (et donc du tableau Mem).

début

$i := 1$                                     | | Indice de début de fenêtre

tant que  $i < n + 2$  faire

début

        recherche de l'indice  $j$  tel que  $Mem [j] = Min (Mem [k])$

        échanger (Mem [ $i$ ], Mem [ $j$ ])

$i := i + 1$

fin

fin

La valeur médiane est alors contenue dans Mem [ $n + 1$ ].

Pour une fenêtre relativement importante un autre algorithme a été implanté. Le principe de ce second algorithme est donné ci-dessous :

signification des identificateurs utilisés :

taille\_fenêtre           :       nombre de pixels contenu dans la fenêtre

nb de niveau            :       nombre de niveaux de gris utilisés pour  
                                  représenter un pixel

fen                       :       tableau des valeurs des niveaux de gris des  
                                  pixels contenus dans la fenêtre

his                      :       histogramme de la fenêtre

1) Construire l'histogramme relatif à la fenêtre en repérant en même temps la valeur minimum "min" telle que  $his (min) = 0$

$i := 0$

tant que  $i < nb\text{-de-niveau}$  faire

| mise à zéro de

| l'histogramme

début

$his(i) := 0$

$i := i + 1$

fin

$i := 0$

| construction de l'histogramme

```

min := fen(i)
tant que i < taille-fenêtre faire

```

début

```

  his(fen(i)) := his(fen(i)) + 1 ;
  Si fen(i) < min alors min := fen(i) ;
  i := i + 1 ;

```

fin

2) Parcourir l'histogramme de la façon suivante

```

i := min          | min : 1ère valeur telle que his(min) ≠ 0
somme := 0
tant que somme < (taille_fenêtre + 1)/2 faire

```

début

```

  somme := somme + his(i)
  i := i + 1

```

fin

```

médiane := i      | médiane : valeur médiane de la fenêtre

```

Le filtre médian possède un autre avantage sur le lissage par moyenne: lorsqu'il est utilisé sur une image seuillée, l'image résultante possède toujours le même nombre de niveaux de gris.

Le résultat du filtre médian appliqué sur une image binaire est encore une image binaire. Cette propriété n'est pas conservée si le filtre appliqué est un lissage par moyenne.

### c) Intégration d'images

Une autre technique consiste à améliorer l'image au moment de la saisie en réalisant une intégration sur plusieurs images. En effet, les images digatilisées sont assez bruitées car elles sont saisies en un seul passage. Le fait de moyenniser plusieurs images permet d'éliminer une grande partie du bruit.

Un programme permettant de saisir des images successives et de moyenniser ces images a été ainsi implanté.

Les essais effectués ont montré qu'une moyenne sur quatre images apportait des résultats très intéressants. Des essais à 6 et 8 images ont montré que les résultats obtenus différaient très peu de ceux obtenus avec

4 images.

L'un des avantages de cette technique d'intégration d'images est qu'il permet de travailler avec des balayages plus rapides et donc de moins charger le circuit ; l'idéal étant de travailler à la vitesse vidéo. Toutefois, plus le balayage est rapide plus le rapport S/B en sortie de collecteur est mauvais, ce qui nécessite d'intégrer un nombre d'images plus important. Pour ne pas perdre trop de temps, il est intéressant de pouvoir réaliser cette opération en temps réel. Il existe d'ailleurs actuellement plusieurs systèmes industriels permettant cette intégration en temps réel.

### 6.3.2. Transformation des images et comparaison

Même si les circuits ont été calés dans la même position à l'intérieur de la chambre du MEB, il n'est pas possible de comparer directement les images obtenues.

Lorsque le deuxième circuit doit être placé dans la chambre du microscope, il est nécessaire de casser le vide à l'intérieur de la chambre. Il devient alors impossible de retrouver pour le deuxième circuit, les mêmes réglages que pour le premier (brightness, contrast...). Or, un léger décalage dans les réglages du microscope entraîne une modification importante des images (voir mesures d'étalonnage).

Cette modification se fait notamment ressentir sur l'analyse des histogrammes. Ainsi le niveau noir d'une image peut par exemple correspondre au niveau gris, voir même niveau blanc de la seconde image. La figure n° 14 illustre ce problème. Dans ces conditions, il est facile de concevoir qu'une comparaison donnerait des résultats plus que médiocres. Il est donc nécessaire de transformer les images avant de les comparer.




FIGURE N° 14 : TRANSFORMATION DES HISTOGRAMMES

Le fait de posséder une chambre suffisamment grande pour accueillir en même temps les deux circuits (circuit de référence, circuit défaillant) élimine en partie ce problème. En effet, dans ce cas il n'est plus nécessaire de casser le vide et les réglages du microscope peuvent être conservés. Toutefois, les mesures effectuées ont montré que pour un même réglage des paramètres du microscope, les images se modifient dans le temps ; la charge des oxydes et la pollution des circuits en sont les principaux responsables.

Une autre motivation pour transformer les images avant de les comparer, concerne la réduction de la taille des images pour diminuer et pour réduire les temps de calculs. Pour ne pas affecter la résolution des images, le nombre total de pixels doit être conservé. Réduire la taille des images nécessite donc de réduire le nombre de niveaux de gris par point.

Dans un premier temps, deux techniques ont été essayées :

1) Faire correspondre à chaque pixel une valeur de potentiel suivant la valeur de son niveau de gris par rapport à une courbe de référence préalablement établie (courbe d'étalonnage)

2) Associer à chaque pixel un niveau logique (0,1 ou 3<sup>ème</sup> état) en fonction de la valeur de son niveau de gris

Les résultats obtenus sont détaillés dans la suite.

#### 6.3.2.1. Mesures d'étalonnage

Pour des éléments de circuit portés à des potentiels connus, les niveaux de gris obtenus sur des images saisies par ROMUALD ont été relevés. Ces mesures ont été effectuées pour différents types de circuits (passivés, dépassivés, non passivés) et pour différents réglages du microscope (contraste, luminosité, vitesse de balayage). Les éléments de circuits considérés sont des plots dont le potentiel a été fixé à l'aide d'un générateur de tension.

Ces mesures ont nécessité l'écriture d'un programme permettant de disposer d'un réticule sur ROMUALD.

Ce programme permet :

- l'affichage du réticule
- le positionnement du réticule à une adresse précise
- le déplacement du réticule dans les quatre directions (haut, bas, gauche, droite)
- le changement de couleur du réticule (noir, blanc)

- de relever le niveau de gris du pixel visé par le centre du réticule et la moyenne obtenue sur le point visé et ses huit voisins

#### A) Influence des réglages du microscope

Des courbes d'étalonnage ont été effectuées pour des réglages voisins du microscope. Quelques résultats sont donnés aux tableaux 1 et 2.

Entre les deux séries de mesure, seuls le contraste et le brightness ont été légèrement modifiés ; les courbes obtenues sont très différentes.

Potentiel (en volts)	Niveaux de gris (en hexadécimal)
0,01	3A-4A
1,01	35-3E
2,01	2B-2F
3,01	21-2F
4,01	1C-21
5,01	14-1A

TABLEAU N° 1

Potentiel (en volts)	Niveaux de gris (en hexadécimal)
0,01	70-9A
1,01	65-88
2,01	46-59
3,01	34-44
4,01	21-31
5,01	14-1A

TABLEAU N° 2

## B) Mesures sur différents types de circuits

### a) Circuits passivés :

Plusieurs séries de mesures ont été réalisées, dont les résultats sont donnés ci-dessous :

Niveau de gris (en hexadécimal)					
potentiel en volt	1 <sup>ère</sup> série	2 <sup>ème</sup> série	3 <sup>ème</sup> série	4 <sup>ème</sup> série	5 <sup>ème</sup> série
0	40-4A	4C-56	48-52	4A-52	
1	22-36		3B-43	41-4A	
2				2F-34	3C-41
5	14-19		1B-20	1C-1F	

On constate des décalages d'une série de mesures à l'autre. Ainsi, les niveaux de gris de la 4<sup>ème</sup> série de mesures, lorsque le plot est à 2 V, correspondent aux niveaux obtenus dans la 1<sup>ère</sup> série lorsque le plot est à 1 V.

De même, les niveaux de gris relevés lorsque le plot est à 2 V dans la 5<sup>ème</sup> série de mesures, correspondent à ceux obtenus lorsque le plot est à 1 V dans la 3<sup>ème</sup> série.

Ces décalages dans les mesures sont dus en partie au chargement de l'oxyde de surface. Pour pouvoir analyser ces mesures, il faudrait connaître la relation liant la charge d'oxyde avec l'intervalle de temps pendant lequel le faisceau balaye l'échantillon.

Pour les circuits passivés, puisque des mesures répétées donnent des résultats différents lors de l'étalonnage, il semble difficile de posséder une courbe de référence de la fonction niveau de gris = f(V).

### b) Circuits non passivés :

Les circuits utilisés sont des circuits issus du CMP [ANC 81].  
Un exemple de mesures d'étalonnage est donné ci-dessous.



Potentiel (en volts)	Niveau de gris (en h�xa)
0,03	87-8C
0,53	83-8D
1,02	78-7F
1,53	68-70
2,05	62-65
2,56	54-5C
3,05	46-54
3,56	54-5C
4,06	41-45
4,56	39-3D
5,07	34-38

TABLEAU N°3

**Remarque :**

Dans la colonne "niveau de gris", les deux valeurs correspondent aux deux valeurs extr mes (minimale, maximale) relev es.

Les niveaux de gris obtenus sur des connexions internes de ce circuit sont :

## . circuit non aliment  :

substrat 69 - 6a

plot (Al) non aliment  a5 - a6

Sipoly 95 - 96

Diffusion 87 - 88

## . circuit aliment  sans conditionnement :

ligne d'alimentation interne (Vcc) : 4a - 48

ligne de masse : 9f - a0

ligne d'Alu non aliment  : a2 - a5

substrat : 6b - 7d

## . circuit aliment  avec conditionnement :

ligne d'Alu au 1 logique : 62 - 68

Sipoly (niveau logique 0) : 90 - 92

Sipoly (niveau logique 1) : 4d - 4f

Diffusion (niveau logique 0) : 8c - 89

Diffusion (niveau logique 1) : 55 - 57

Les lignes d'alimentation (Vcc) relevées à des niveaux de gris compris entre 4a et 48 devraient être, d'après les mesures d'étalonnage du tableau 1, à un potentiel de 3,5 V.

Les lignes d'Aluminium portées au niveau logique 1 lors du conditionnement et relevées avec des niveaux de gris variant de 62 à 68, devraient être à un potentiel compris entre 1,5 V et 2 V.

Ces résultats semblent être éloignés des valeurs réelles. En effet, des mesures effectuées après celles du microscope et réalisées à l'aide de pointes, montrent que le potentiel des lignes d'alimentation (Vcc) est très voisin de 5 V.

Les mesures précédentes montrent la difficulté d'associer de façon simple et fiable une valeur de potentiel à un niveau de gris. De plus, le fait qu'une légère modification des réglages du microscope transforme de façon considérable les contrastes des images ainsi que les courbes d'étalonnage est un facteur gênant ; une légère dérive dans les réglages est alors susceptible de modifier les mesures de façon non négligeable.

La recherche d'une solution plus fiable et indépendante du matériel utilisé a conduit à essayer d'associer à chaque pixel une valeur logique en fonction de son niveau de gris.

### 6.3.2.2. Trinarisation et comparaison

#### 1. Principe

Pour obtenir une image d'états logiques, il faut réduire le nombre de niveaux de gris de 256 à 3. L'image résultante est alors composée de trois types de pixels :

- . ceux dont le niveau de gris correspond à l'état logique 1,
- . ceux dont le niveau de gris correspond à l'état logique 0,
- . ceux dont le niveau de gris correspond à un état intermédiaire.

Par extension du mot binarisation, le terme trinarisation a été utilisé. Dans la suite, par abus de langage, le terme d'image trinarisée est employé.

Réduire à 3 le nombre de niveaux de gris nécessite de déterminer deux valeurs de seuils ; ces valeurs doivent être relativement précises pour obtenir une image de bonne qualité.

Ces valeurs de seuil peuvent être choisies à l'aide du réticule ce qui nécessite l'intervention d'un opérateur et donc un temps d'exécution relativement long. Il est donc souhaitable de disposer de méthodes permettant de déterminer ces valeurs de façon automatique.

Dans le but de faciliter la recherche des valeurs de seuils, un programme basé sur l'analyse de l'histogramme de répartition des niveaux de gris a été écrit. La méthode utilisée repose sur la recherche de minima dans l'histogramme. En effet, dans le cas idéal, l'histogramme présente autant de pics qu'il y a de régions à distinguer dans l'image. Les différents minima de l'histogramme peuvent alors être détectés par programme et les seuils sont placés à ces minimas.

Cette méthode de segmentation basée sur l'analyse des histogrammes est inspirée des techniques utilisées pour l'analyse automatique d'images cytologiques [ZUC 76] ; dans ce cas, les images sont constituées en général de trois types de régions :

- . le fond
- . le cytoplasme
- . le noyau

Chacune de ces régions correspond à un pic dans l'histogramme. Dans notre cas, l'histogramme idéal comporte trois pics :

- . un pic correspondant au niveau logique 1 (parties sombres de l'image),
- . un pic correspondant au substrat et aux lignes à un état intermédiaire (parties grises de l'image),
- . un pic correspondant au niveau logique 0 (parties claires de l'image).

Les problèmes qui apparaissent lorsqu'une telle méthode est appliquée sont de deux types :

- . un contraste trop faible peut conduire à une incertitude sur les seuils de décision (figure 15) ;
- . le nombre de pics peut être supérieur à celui du nombre de régions recherchées (figure 16).




FIGURE N ° 15 : INCERTITUDE SUR LES SEUILS




FIGURE N ° 16 : NOMBRE DE PICS  
SUPERIEUR A TROIS

Si l'on cherche à diminuer le nombre de pics de l'histogramme (lorsque ce nombre est supérieur à 3) en réduisant le nombre de niveaux de gris, on risque de passer d'un nombre de pics strictement supérieur à 3 à un nombre de pics strictement inférieur à 3.

La solution qui a été retenue consiste à rechercher tous les pics de l'histogramme et à ne conserver que les trois principaux pics. On recherche alors les minima à droite du pic situé le plus à gauche (pic présumé des points noirs) et à gauche du pic situé le plus à droite sur l'histogramme (pic présumé des points blancs).

Dans tous les cas où l'un des deux pics (servant à la recherche des minima) ne correspond pas à l'un des pics réels blanc ou noir, le résultat du seuillage sera médiocre.

Si la méthode ne permet pas en général de trouver les deux seuils, elle permet néanmoins de trouver l'un des deux seuils et de donner une idée de la valeur du second seuil. De plus, il est possible d'améliorer la recherche des seuils en effectuant un (ou plusieurs) lissage(s) avant de construire l'histogramme.




FIGURE N ° 17 : HISTOGRAMME SUR IMAGE NON LISSEE ; LA VALEUR DU SEUIL 1 RISQUE D'ETRE INCORRECTE




FIGURE N ° 18 : HISTOGRAMME SUR IMAGE LISSEE

Remarque :

1. Dans le codage sur 8 bits du niveau de gris (256 niveaux), les deux bits poids faible sont peu significatifs, principalement à cause des bruits de l'image. Les niveaux de gris peuvent donc être regroupés en 64 classes de 4 niveaux de gris consécutifs lors de la construction de l'histogramme.

2. Puisque chaque pixel ne peut prendre que trois valeurs à l'issue de ce traitement, l'image peut être compactée. A partir d'une image initiale où chaque pixel est codé sur 8 bits, une image où chaque pixel est codé sur 2 bits peut être obtenue. La taille mémoire nécessaire pour stocker une image passe donc de 256 K octets à 64 K octets.

Principe de l'algorithme de recherche des trois pics maximum

Signification des identificateurs utilisés :

his = tableau de 64 valeurs représentant l'histogramme ;

nb-de-pic = indique en fin de programme le nombre de pics trouvés

pic = tableau de trois valeurs dans lequel on range (par ordre croissant) les trois plus grands pics trouvés s'ils existent (initialisé au départ à zéro) ;

r0, r1, r2 = valeurs d'index de l'histogramme telles que :

his(r0) = pic(0)

his(r1) = pic(1)

his(r2) = pic(2)

début

nb-de-pic := 0

index := 0

preserv := his (index)

index := index + 1

si his (index) < preserv alors début

nb-de-pic := nb-de-pic + 1

traitement

décroissant

fin

sinon croissant

fin

```

proc : croissant
début
  tant que his (index) > preserv et index ≤ 63 faire
  début
    reserv := his (index) ;
    index := index + 1 ;
  fin
  nb-de-pic := nb-de-pic + 1
  traitement
  si index ≤ 63 alors décroissant
fin

```

```

proc : décroissant
début
  tant que (his (index) < preserv) et (index ≤ 63) faire
  début
    preserv := his (index)
    index := index + 1
  fin
  si index ≤ 63 alors croissant
fin

```

proc : traitement  
 traitement est une procédure qui consiste, lorsqu'on trouve un nouveau pic, à comparer cette nouvelle valeur à pic (0), pic (1), pic (2) et à remettre à jour le tableau pic et les valeurs v(0), v(1) v(2).

A partir des deux images trinarisées et compactées (une pour le circuit défaillant et une pour le circuit réputé bon), une nouvelle image est fabriquée : l'image de comparaison. Cette image est obtenue en réalisant un "ou exclusif" sur les deux images compactées. On obtient ainsi quatre niveaux de gris possibles par pixel :

- . 0
- . "blanc" - "gris"
- . "gris" - "noir"
- . "blanc" - "noir"

L'image est ensuite décompactée et affichée sur l'écran vidéo de ROMUALD.

Un point sera donc considéré comme susceptible de contenir une défaillance si son niveau de gris dans l'image de comparaison est différent de 0.

On peut remarquer que dans l'image de comparaison, deux types de

points susceptibles de contenir une défaillance sont à considérer :

- Les points correspondant à une différence d'état logique et d'un niveau intermédiaire (points affichés en gris) ;

- Les points correspondant à une différence entre deux niveaux logiques différents (points affichés en blanc).

L'image de comparaison peut être améliorée en éliminant les artéfacts (voir paragraphe 6.4)

### 3 Résultats obtenus et principaux problèmes rencontrés

Pour tester l'efficacité des programmes, des comparaisons ont été effectuées sur des circuits issus du CMP82 puis sur des 6800.

Lorsque le circuit est issu du CMP, il n'y a pas de difficulté particulière hormis des effets de charge lorsque le zoom électronique utilisé est important (grossissement > 100). Des exemples de résultats obtenus avec des circuits sur lesquels des défauts ont volontairement été créés à l'aide de pointes mécaniques sont donnés en annexe 1.

Avec les 6800 différents problèmes sont apparus notamment :

- 1) Le pic le plus à gauche dans l'histogramme de répartition des niveaux de gris n'est pas celui des connexions à un logique mais celui du substrat. Si le principe du programme de trinarisation reste identique, des modifications doivent être apportées.

- 2) Du fait de la dépassivation, toutes les connexions apparaissent de façon nette sur les images. Le volume d'information à traiter devient trop important et il devient très difficile de seuiller les images.

Dans certains cas, le seuillage s'effectue correctement ; les images obtenues lors des comparaisons sont alors de bonne qualité. Dans des conditions de réglage du microscope identiques, mais pour d'autres régions, les résultats obtenus après le seuillage ne sont pas satisfaisants.

Ces résultats sont dus à des problèmes d'analyse d'histogramme et à des problèmes liés à des phénomènes d'influences. Des explications relatives à chacun de ces deux points sont données ci-dessous :

#### A) Phénomène d'influence

L'étude des "line profile" a montré un très net phénomène d'influence. Entre deux lignes blanches voisines, le substrat est porté à un niveau de gris supérieur à celui du 1 logique et même parfois à un niveau de gris supérieur à celui des lignes en haute impédance. Au voisinage d'une ligne blanche, le niveau de gris est remonté, alors que l'on a l'effet inverse au



voisinage d'une ligne noire. Au voisinage d'une ligne grise, l'effet est le même que celui obtenu au voisinage d'une ligne blanche, mais il est un peu plus atténué.

Ce phénomène est plus important horizontalement que verticalement. Il est moins sensible sur les circuits issus du CMP 82. En effet, la technologie du CMP 82 étant moins fine que celle du 6800, les lignes étaient plus éloignées les unes des autres et l'effet de proximité, par conséquent, moins important.

Les technologies devenant de plus en plus fines, cet effet de proximité risque de devenir de plus en plus gênant pour l'analyse en contraste de potentiel.

Ce phénomène est très facilement mis en évidence dans des régions où les connexions sont très voisines entre elles et perpendiculaires au balayage du faisceau (décodeur, par exemple). Si un seuillage est effectué dans une zone de ce type, les résultats ne seront pas satisfaisants. Il est donc nécessaire de corriger les niveaux de gris des régions influencées.

## B) Problèmes liés à l'interprétation des histogrammes

Pour obtenir une image d'état logique, l'histogramme idéal devrait comporter trois pics. En réalisant une série de saisies et en analysant les histogrammes correspondants, il est facile de constater que le nombre de pics est généralement supérieur à 3. Ceci est dû au fait que le microscope permet de faire des distinctions entre les niveaux de gris suivants :

- . le niveau du substrat,
- . le niveau d'alimentation + 5 V,
- . le niveau des lignes 3 états,
- . le niveau logique 0
- . le niveau des lignes de masse

En fait, en fonction des réglages du microscope et des régions observées, ces différents niveaux ne correspondent pas à 6 pics distincts dans l'histogramme. Certains niveaux peuvent être regroupés : la distinction entre le niveau 5 V et le niveau logique 1 est souvent délicate, de même pour la distinction entre le niveau logique 0 et les lignes de masse. Lorsque des niveaux voisins sont regroupés dans l'histogramme, il est possible d'obtenir un seul pic ou 2 pics encore séparés mais très voisins ; l'un des deux pics produit alors l'effet d'un pic parasite dans l'analyse de l'histogramme. De plus, les manipulations ont montré qu'il était difficile de seuiller des régions à l'intérieur desquelles les connexions verticales étaient très proches les unes des autres (région du décodeur, par exemple) ; dans ce dernier cas, seules les binarisations donnaient des résultats intéressants.

Le programme d'analyse de l'histogramme a été modifié en tenant compte des résultats obtenus lors des saisies sur le 6800. Les modifications apportées concernent :

- . la recherche des pics,
- . la recherche des valeurs de seuils,
- . le nombre de niveaux de gris des images seuillées.

L'analyse de l'histogramme s'effectue en plusieurs passages. Si au premier passage, le nombre de pics est inférieur à 3, alors :

- . si l'histogramme ne comporte qu'un seul pic, aucun traitement n'est effectué et un message est envoyé à l'opérateur pour lui indiquer de modifier les réglages du microscope ;
- . si l'histogramme comporte deux pics, l'image est binarisée.

Si le nombre de pics est égal à 3 : l'image est trinarisée. Si le nombre de pics est supérieur à 3 : un deuxième passage d'analyse de l'histogramme est effectué. Ce passage a pour but de déterminer les 3 pics maximum en ne tenant pas compte des pics susceptibles d'être des pics parasites.

Lors de ce passage, l'histogramme est lissé de la façon suivante :

si  $h_{i,j}$  désigne le tableau de valeurs de l'histogramme,

et  $i_{pic}$  désigne l'indice du pic trouvé dans l'histogramme, alors :

. si  $[h_{i_{pic}+2} \geq h_{i_{pic}}]$  et  $[h_{i_{pic}-1} < h_{i_{pic}+1}]$

alors  $h_{i_{pic}} := h_{i_{pic}+1}$

. si  $h_{i_{pic}-2} \leq h_{i_{pic}}$  et  $[h_{i_{pic}-1} > h_{i_{pic}+1}]$

alors  $h_{i_{pic}} := h_{i_{pic}-1}$

A l'issue de ce traitement, s'il y a plus de trois pics : les trois principaux pics sont recherchés. Les deux seuils séparés par la distance la plus faible sont regroupés. A partir de ces trois seuils, quatre niveaux de gris sont définis pour l'image résultante (chaque pixel est codé sur 2 bits). Malgré ces modifications, les résultats des trinarisations ne sont pas satisfaisants.

Une solution envisagée pour faciliter l'analyse des histogrammes consiste à ne travailler dans un premier temps que sur le niveau aluminium afin de limiter le nombre d'informations contenues dans les images. La structure du circuit n'étant pas connue, il est alors nécessaire d'extraire le masque d'Alu du reste du circuit. Dans le cas des circuits issus du CMP (circuits non passivés), ce masque est facile à obtenir ; en effet, il suffit de saisir des images du circuit non alimenté, les bandes d'Alu apparaissant blanches, le reste du circuit étant d'un gris quasiment uniforme.

Dans le cas des 6800 dépassivés, toutes les connexions sont visibles lorsque le circuit n'est pas alimenté et les différences entre les niveaux de gris des différentes couches ne sont pas assez sensibles pour pouvoir



A partir de ce nouvel histogramme, de nouvelles classes de niveaux de gris sont déterminées de la façon suivante :

$x := N/n$                       N nombre de pixels dans l'image, n nombre de classes finales  
 $i := 1$                             i indice de l'histogramme transformé  
 $j := 1$                             j indice de table-seuil

début

tantque  $i < 256$  faire

début

table-seuil (i) := his(i) div x

$i := i + 1$

fin

fin

L'image initiale est ensuite parcourue. Pour chaque pixel i, la valeur du niveau de gris  $n_v$  est remplacée par la valeur table-seuil (i).

Afin de mieux distinguer les nouvelles classes de niveaux de gris, la table des seuils (table-seuil) pourra être construite de façon à ce que les nouvelles classes soient réparties dans toute la gamme possible de niveaux de gris.

Les images égalisées sont ensuite comparées en calculant pour chaque pixel, la valeur absolue de la différence des niveaux de gris obtenus dans chacune des deux images égalisées.

L'image ainsi obtenue peut être binarisée puis débarrassée de ses artéfacts à l'aide du filtre médian ou du programme proposé au chapitre 6.4.

Le programme d'égalisation a permis de comparer des images obtenues avec des 6800, des 8088 (NMOS) et des 8088 (CMOS).

Le programme d'égalisation est efficace car il présente les avantages suivants :

- les résultats des comparaisons effectuées sur des images égalisées dépendent peu des réglages du microscope,
- le programme s'exécute rapidement,
- les différences d'état logique peuvent être visualisées sur tous les niveaux de connexions (Alu, Diff, Poly).

La valeur du paramètre du programme d'égalisation (n = nombre de classes finales) a été choisie parmi les trois nombres suivants : 16, 32, 64. Les résultats obtenus varient peu, suivant la valeur choisie. Les images peuvent ainsi être compactées ; avec une égalisation sur 16 niveaux, 4 bits

suffisent pour coder un pixel. Les images présentées en annexe 2 ont été obtenues avec une égalisation sur 32 niveaux.

#### 6.4. Amélioration de l'image obtenue après comparaison

La différence entre les images se faisant pixel à pixel, des points aberrants ainsi que des objets artéfactuels peuvent apparaître sur l'image obtenue. Cette image peut donc être améliorée en éliminant les objets (visibles sur l'image de comparaison) qui possèdent une taille inférieure à la taille de l'élément minimal du circuit.

Le principe du programme permettant d'éliminer ce type d'objet est le suivant : le programme travaille en deux phases :

- 1) élimination en parcourant l'image ligne par ligne,
- 2) élimination en parcourant l'image colonne par colonne.

On donne ci-après l'algorithme du sous-programme procédant ligne par ligne, le sous-programme procédant colonne par colonne s'en déduit aisément.

Signification des identificateurs utilisés :

nb-ligne : nombre de lignes de l'image,

nb-col : nombre de colonnes de l'image,

taille-min : taille minimale d'un élément de circuit,

i-ligne : index de ligne dans l'image,

i-col : index de colonne dans l'image,

image (i-ligne, i-col) désigne le pixel dont les coordonnées dans l'image sont (i-ligne) et (i-col).

Programme pour éliminer les objets artéfactuels :

tantque (i-ligne)  $\leq$  nb-ligne) faire

début

trouve := faux

tantque (i-col  $\leq$  nb-col) & ( $\sim$  trouvé) faire

début

l boucle de recherche du 1er point non noir à partir du pixel courant

si image (i-ligne, i-col) = noir alors i-col := i-col + 1

sinon trouve := vrai

fin

si trouvé alors

début

l calcul de la largeur de l'élément trouvé

preserv := i-col

tantque [(i-col  $\leq$  nb-col) & (image (i-ligne, i-col) = noir)] faire

```

                                i-col := i-col + 1
    fin
    si (preserv > 1) & (i-col < nb-col) alors
    début
    largeur := i-col-preserv
    si largeur < taille-min alors
    début
    | si l'élément est de taille inférieure à la taille minimale d'un
    | élément et n'est pas sur un bord de l'image on le met à noir
    index := preserv
    tantque index < i-col faire
    début
    image (i-ligne, index) := noir
    index := index + 1
    fin
    fin
    fin
    si i-col ≤ nb-col alors
    début
    i-col := 1
    i-ligne := i-ligne + 1
    fin
    fin

```

## 6.5. Résultats

L'égalisation d'histogramme a été testée dans un premier temps en comparant des images prises sur un même circuit (6800) mais en modifiant, entre les saisies, le vecteur d'entrée ainsi que les réglages du microscope (brightness, contrast). Ces comparaisons ont été effectuées pour différents grossissements électroniques. Les résultats obtenus sont présentés en annexe 2. Ces manipulations ont permis de déterminer le nombre minimal de pixels par connexion nécessaires pour visualiser des différences lors des comparaisons. Des expériences ont ensuite été menées sur des circuits 8088 CMOS pour tester l'ensemble des programmes, le but recherché étant de réaliser des intersections d'images de comparaison.

Une première série d'images a été saisie sur un circuit servant de référence. Après avoir été égalisées par ROMUALD, les images ont été transférées vers les Séries/1 IBM. La région analysée couvrait une partie de la RAM Interne du 8088. Pour ces images, un zoom informatique de 4 x 4 images ROMUALD pour une image microscope a été utilisé. Un deuxième exemplaire de 8088 a ensuite été placé dans la chambre du MEB et un recalage a permis de mettre ce circuit dans une position analogue à celle

du circuit de référence. Des images ont ensuite été saisies pour des vecteurs d'entrée différents de ceux utilisés pour le circuit de référence. Après avoir été égalisées, ces images ont été transférées vers le Séries/I. Des comparaisons ont ensuite été effectuées (voir annexe 3). On constate sur ces photos que les circuits ont pu être recalés de façon relativement précise. Les images de comparaison ont alors été binarisées (voir annexe 3) et une intersection a été réalisée. Le résultat de cette intersection est présentée dans l'annexe 3.

L'ensemble des opérations (comparaisons, binarisations, intersection) sont effectuées par le Séries/I. Les résultats obtenus montrent que si les vecteurs de test propagent des erreurs sur des chemins différents, alors le nombre de points susceptibles de contenir le défaut diminue rapidement. On constate également qu'une bonne partie du bruit présent dans les images binarisées disparaît lors des intersections.

Faute de disposer d'un circuit présentant une défaillance, il n'a pas été possible de tester la méthodologie sur un cas réel. Les manipulations effectuées ont permis de prouver la faisabilité de la méthodologie. Elles n'ont pas permis de tester son efficacité.

## CONCLUSIONS :

L'ensemble du dispositif présenté a permis de mettre en oeuvre la méthodologie d'analyse de défaillances proposée par [BAI 82] pour des circuits complexes dont la structure n'est pas connue. Ce dispositif est composé d'un microscope électronique à balayage utilisé en contraste de potentiel, d'un système permettant de conditionner les circuits sous test, d'un analyseur d'images permettant de saisir et de traiter les images issues du microscope, et d'un système informatique permettant de contrôler l'ensemble de la manipulation et capable d'effectuer divers traitements informatiques en vue de l'analyse des résultats obtenus. Les résultats acquis ont permis de démontrer la faisabilité de la méthode de comparaison automatique d'images de contraste de potentiel. Les principaux problèmes rencontrés (qualité des images, recalage des circuits, seuillage des images) ont été résolus. Des comparaisons ont été effectuées sur des circuits de technologies commerciales NMOS et CMOS ; les traitements informatiques proposés sont indépendants de la technologie utilisée.

D'autre part, il est possible de travailler sur des images où tous les niveaux (Alu, diffusion, Sipoly) sont visualisés.

Pour limiter les déplacements de la platine du microscope, une technique de saisie d'images appelée zoom informatique a été proposée. Un compromis entre ce zoom et le zoom électronique du microscope a pu être établi en relation avec la taille du circuit, la taille minimum d'une connexion (ce dernier paramètre dépend de la technologie) et la charge des oxydes du circuit par le faisceau d'électrons.

Les intersections d'images de comparaison ont montré que si les vecteurs de test utilisés pour manifester une défaillance, propagent des erreurs sur des chemins différents, alors le nombre de points susceptibles de contenir le défaut diminue rapidement.

Si la faisabilité de la méthodologie a pu être démontrée, il reste à en mesurer son efficacité. Certains points restent à éclaircir pour apporter des réponses aux questions non encore résolues. Si les utilitaires de saisie et stockage de série d'images couvrant la totalité d'un circuit sont déjà implantés, il reste à effectuer des comparaisons des images de la totalité d'un circuit.

L'absence de contrôle de faisceau n'a pas permis l'expérimentation en fonction de plusieurs unités de temps possibles (phases de séquençement, instructions, ...) et donc la comparaison d'images d'une succession d'états



pour les circuits séquentiels ou dynamiques.


Ainsi la partie de la méthodologie proposée par [BAI 82] et qui rejoint celle proposée par [MAY 84] n'a pu être expérimentée bien que les traitements informatiques nécessaires restent identiques à ceux déjà implantés.

La méthodologie part d'une connaissance à priori du circuit de type fonctionnel du niveau de celle disponible dans la documentation constructeur. Une réflexion permettant la recherche d'algorithmes de test incluant la séquence qui a mis en évidence la panne a été commencée. L'approfondissement de cette réflexion en parallèle d'une part avec l'observation du circuit sous microscope optique ou sous microscope électronique en utilisant des techniques particulières (PDVC par exemple) et d'autre part avec les résultats des comparaisons automatiques permettra de générer de tels algorithmes de test, d'estimer le nombre de vecteurs d'entrées différents et donc de comparaisons nécessaires à la localisation de plus en plus concentrée d'une défaillance.

Dans le but d'obtenir un outil nécessitant le minimum d'interventions de la part de l'opérateur, il semble nécessaire de développer les programmes déjà implantés voire d'en développer de nouveaux ; par exemple un algorithme simplifié de recalage automatique faciliterait la tâche de l'opérateur et de plus repousserait les limites du zoom informatique.

Enfin, si l'outil proposé est très puissant, ses limites doivent être clairement définies pour savoir quand et comment l'utiliser à bon escient.

Les années qui viennent permettront de savoir si la voie choisie dans cette thèse est la bonne. Toutefois les travaux actuellement menés par les principales industries concernées laissent présager que la méthodologie et les outils mis en oeuvre pour l'appliquer seront couramment utilisés dans un avenir proche.

**Annexe 1****Photo N° 1 :**  
image non filtrée.**Photo N° 2 :**  
image avec un  
filtre médian.

Les photos suivantes représentent des comparaisons obtenues après trinarisation. Les circuits utilisés proviennent du CMP.

Photo N°3 :  
circuit bon  
alimenté




Photo N°4 :  
Image obtenue  
après trinarisation.



Photo N°5 :  
circuit defaillant  
alimenté.



Photo N°6 :  
image obtenue après  
trimerisation.




Photo N°7 :  
comparaison de deux  
images trinarisées.





Photo N°8:  
amélioration de  
l'image de comparaison.



Les photos suivantes présentent des comparaisons obtenues après trinarisation. Les circuits utilisés sont des 6800.

Photo N°9 :  
état 1.




Photo N°10 :  
trinarisation de  
l'image précédente.




Photo N° 11 :  
état 2




Photo N° 12 :  
trinarisation de  
l'image précédente.




Photo N° 13 :  
comparaison des  
images trinarisées.





Photo N° 14 :  
amélioration de  
l'image trinarisée





**Annexe 2**

Les photos suivantes présentent des égalisations et des comparaisons obtenues sur des images égalisées. Les circuits utilisés sont des 6800.

Photo N° 15 :  
état 1




Photo N° 16 :  
état 2.




Photo N° 17 :  
comparaison des  
images précédentes




Photo N° 18 :  
état 3  
(grosissement  
supérieur)




Photo N° 19 :  
état 4





Photo N° 20 :  
comparaison



**Annexe 3**

Les photos suivantes représentent des intersections d'images de comparaison de 8088 CMOS.

Photo N°21 :  
circuit 1  
état 1




Photo N°22 :  
égalisation  
de l'image  
précédente




Photo N°23 :  
circuit 2  
état 2




Photo N°24 :  
égalisation  
de l'image  
précédente




Photo N°25 :  
comparaison  
des images  
égalisées




Photo N°26 :  
binarisation  
de l'image de  
comparaison




Photo N°27 :  
circuit 2  
état 3




Photo N°28 :  
comparaison  
des images  
égalisées  
(circuit 1,  
état 1, circuit 2  
, état 3).




Photo N°29 :  
binarisation  
de l'image  
précédente





Photo N°30 :  
intersection  
des images  
binarisées





Références bibliographiques :

- [ANC 81] F. ANCEAU  
The French MPC Project  
UNIVERSITE PARIS VI, Juin 1981
- [BAI 79] G. BAILLE ; J. LAURENT ; J.P. SHOELLKOPF  
Présentation du système MADAM  
ENSIMAG, Grenoble 1979.
- [BAI 82] G. BAILLE ; B. COURTOIS ; J. LAURENT  
Analyse de défaillances de VLSI par microscope  
Electronique.  
Congrès AFCET, LILLE, Novembre 1982.
- [BER 83] G. BERGER SABBATEL, B. COURTOIS  
E. Beam testing strategies for VLSI  
European Conference on Circuit Theory and Design  
Stuttgart, Septembre 1983.
- [BER 83] L. BERGHER.  
Rapport de DEA : ANalyse de défaillance de VLSI par MEB  
ENSIMAG, Juin 1983 Grenoble.
- [BAI 83.1] G. BAILLE ; B. COURTOIS ; J. LAURENT ; C. RUBAT DU MERAC  
E. Beam testing : projective of methodologies for  
microprocessors and memories failure analysis.  
Journée d'Electronique, Ecole Polytechnique Fédérale de  
Lausanne, SUISSE, Octobre 1983.
- [BAI 83.2] G. BAILLE ; L. BERGHER ; B. COURTOIS ; J. LAURENT ; C.  
RUBAT DU MERAC  
Testing for failure analysis. Newtools and new test  
methods.  
13th Fault tolerant Computing Symposium, Milano Juin  
1983.
- [BAU 85] F. BAUDRAND  
TESSIE : testeurs de circuits intégrés de VLSI  
Rapport de contrat DAI1, Février 1985.

- [BRE 79.1] B. BRETAGNOLLE ; C. RUBAT DU MERAC  
Un multiprocesseur interactif pour la saisie et le  
traitement d'images,  
AFCET, Toulouse 1979.
- [BRE 97.2] B. BRETAGNOLLE ; C. RUBAT DU MERAC ; J. SEGUIN  
Architecture of a multiprocessor for pictures capture  
and Processing  
International Micro and Mini Conference, Houston  
Novembre 1979.
- [BRE 84] B. BRETAGNOLLE  
Du traitement d'images dans ses rapports avec  
l'architecture des ordinateurs  
Thèse de docteur Ingénieur,  
INPG, Janvier 1984 Grenoble.
- [BOU 84] A. BOURRET ; R. PORTIER  
voir les atomes  
La recherche n° 144 Mai 1983.
- [FAZ 81] P. FAZEKAS ; M.P. FEURBAUM ; E. WOLFGANG  
Scanning electron beam probes VLSI Chips  
ELECTRONICS, July 14, 1981.
- [FOU 81] J.M. FOURNIER ; A. GEORGES ; J.L. RAINARD  
Analyse en dynamique des circuits intégrés VLSI  
par stroboscopie au microscope électronique à balayage.  
Note technique NP/ CNET/GRE/34, mai 1981.
- [GAR 82] C. GARBAY  
Cours de traitement d'images  
USMG, INPG mai 1982 Grenoble.
- [GOP 78] A. GOPINATH ; K.G. GOPINATHAN ; P.R. THOMAS  
Voltage Contrast : A review  
Scanning Electron Microscopy / 1978 / Vol 1

- [JEA 79] R. JEANSOULIN  
Le recalage automatique d'images  
2ème congrès AFCET : IRIA  
Reconnaissance des formes et intelligence artificielle  
Toulouse 12-14 Septembre 1979.
- [KNU 73] D. KNUTH  
The art of computer programming  
vol Sorting and Searching  
Addison-Wesley, 1973.
- [LAU 83] J. LAURENT ; B. COURTOIS  
Definition et utilisation d'un outil de tests VLSI par  
faisceau d'électrons.  
RR. IMAG n° 374, Grenoble mai 1983.
- [LAU 84] J. LAURENT  
Analyse de circuits intégrés par Microscopie  
Electronique  
Thèse de Docteur de l'INPG  
INPG 22/10/1984.
- [MAY 84] T.C.MAY ; G.L. SCOTT ; E.S. MEIERAN ; P. WINER ; V.R. RAO  
Dynamic fault imaging of VLSI random logic devices  
IEEE/International Reliability Physics Symposium  
Las Vegas, Nevada, Avril 1984.
- [MOL 80] R. MOLINS  
Le microscope électronique à balayage et la micro  
analyse à sélection d'énergie.  
1980 Journal du Four Electrique, n°6 et 7.
- [PIW 74] B. PIWCZYK ; W. SIU  
Specialized Scanning electron microscopy voltage  
contrast techniques for LSI failure Analysis 12th  
Reliability Physics Symposium, Las Vegas, USA April 2/4  
1974.
- [SHA 81] D.C. SHAVER

Electron Beam Testing and Restructuring of Integrated circuits.

MIT VLSI Memo 81-42, February 1981.

- [SKL 76] J. SKLANDKY  
 "Image segmentation and feature extractions"  
 Digital Image Processing and Analysis  
 Nato Advanced Study Institute Bonas France 1976  
 Edited by J.C. SIMON and A. ROSENFELD.
- [URA 82] K. URA ; F. FUJIOKA  
 Function testing of semiconductor devices with the  
 stroboscopic scanning electron microscope  
 Japan annual reviews, Vol 1,  
 semiconductor technologies 1982.
- [WOL 79] E. WOLFGANG ; R. LINDNER ; P. FAZEKAS ; M.P. FEUERBAUM  
 ELECTRON BEAM TESTING OF VLSI CIRCUITS  
 IEEE ED 26, N° 4, April 1979.
- [YOU 81] D. YOUNKIN  
 Phase Dependant voltage Contrast an Inexpensive  
 SEM addition for LSI FAILURE ANALYSIS  
 19th Annual Proc. Reliability physics, Orlando, Florida.  
 April 7/9 1981.
- [ZUC 76] S.W. ZUCKER  
 Algorithms for image segmentation  
 Digital Image Processing and Analysis  
 Nato Advanced Study Institute Bonas France 1976  
 Edited by J.C. SIMON and A. ROSENFELD.



## **DEUXIEME PARTIE :**

**Dispositif de formation et de mémorisation  
d'images à semi-conducteur.**

**" It is one of our favorite chapters, but if  
time does not permit, all could be skipped. "**

**Alfred D. AHO, Jeffrey D. ULLMAN**



## Remerciements :

Je tiens à remercier Monsieur Bernard-Yves Bretagnolle, ingénieur à la société ITMI qui est aussi à l'origine de ce travail. En effet l'idée de base à germé lors d'une confrontation de points de vue portant sur l'informatique, la physique et le traitement d'images. Une petite part d'inconscience mêlée à beaucoup d'enthousiasme et quelques insomnies ont fait le reste.



### Avant propos

Cette dernière partie concerne la description d'un dispositif original de formation et de mémorisation d'images numériques à semi-conducteur. Le dispositif décrit a fait l'objet d'une demande de brevet d'invention auprès de l'Institut National de Propriété Industrielle.

L'étude de ce capteur a été menée en dehors d'un travail à temps complet portant sur l'analyse de défaillance de VLSI par MEB, et dont les principaux résultats obtenus sont décrits dans la première partie de cette thèse. Afin d'exploiter au mieux ces idées, une partie de l'étude de ce capteur a été confiée à deux étudiants, Messieurs HERAULT et LE GUILLOU dans le cadre d'un projet d'année spéciale de l'Ecole Nationale Supérieure d'Electronique et de Radioélectricité de Grenoble; le lecteur intéressé est invité à consulter le rapport de fin de projet [HER 85] de ces étudiants puisque seules les idées générales concernant ce dispositif seront exposées ici.

L'ensemble des figures données dans les chapitres suivants concerne un dispositif réalisable en technologie N-MOS. Faute de temps, l'extension à la technologie C-MOS n'a pu être étudiée.

## I. INTRODUCTION

Les systèmes de formation d'images les plus couramment utilisés (caméra vidéo, caméra CCD) fournissent des signaux analogiques et nécessitent une conversion analogique/numérique pour pouvoir stocker les informations indispensables à un traitement numérique. En général, les capteurs et les circuits de mémorisation sont réalisés de façon indépendante et par des boîtiers distincts. Le schéma d'un système classique de traitement d'image est donné à la figure n° 1.




Figure n° 1: schéma général d'un système de traitement d'images

Le dispositif décrit dans la suite intègre les fonctions de conversion et de mémorisation.

Ce système n'est pas destiné à remplacer les systèmes classiques de formation d'images. Il peut, par contre, constituer une alternative économique dans certains cas bien précis de conditions d'utilisation. Le capteur proposé possède les inconvénients suivants :

- 1/ Il ne délivre que des images binaires (2 niveaux de gris) ;
- 2/ Sa résolution est faible : pour les technologies actuelles, cette résolution semble limitée à environ 256 x 256 pixels.

Par contre il possède les avantages suivants :

- 1/ Possibilité de travailler dans des conditions d'éclairément très différentes (très grande sensibilité) ;
- 2/ La saisie est plus rapide que celle des systèmes travaillant à la vitesse vidéo car cette saisie est effectuée au même instant pour tous les points ;

- 3/ Le capteur et la mémoire d'image sont intégrés dans le même

boîtier ;

4/ Chaque pixel est adressable aléatoirement ;

5/ Ce type de capteur n'est pas sujet aux effets de "blowmings", phénomènes fréquents sur les CCD.

## 2. PRINCIPÉ

Le dispositif proposé est assez voisin dans sa conception d'une mémoire classique (dynamique ou statique). Il en diffère par l'adjonction en chaque point mémoire d'un dispositif photoélectrique permettant la transcription sous forme numérique de l'information portée par le flux lumineux reçu sur le capteur.

La figure n° 2 montre une réalisation possible de ce dispositif. Des schémas de solutions optimisées seront données par la suite. Le schéma présenté ci-dessous possède l'avantage de séparer chacune des fonctions du dispositif.




FIGURE N° 2 : SCHEMA DU DISPOSITIF

Sur cette figure, le point numéroté 3 représente un point mémoire (statique ou dynamique) ainsi que ses fonctions de sélection. Le principe du dispositif est le suivant :

Dans un premier temps, que l'on nommera "précharge", les transistors 1 et 2 sont passants. Le point mémoire est alors positionné à zéro.

Dans un second temps, que l'on nommera "saisie", le transistor 1 est bloqué tandis que le transistor 2 reste passant. Si la diode est éclairée, des paires d'électrons-trous vont se former dans et aux abords de la jonction PN. La diode ayant été polarisée auparavant en inverse, les paires d'électrons-trous vont être collectées par la jonction et créer un courant qui contribuera à décharger la grille du transistor 5. Si la grille de ce transistor atteint une tension inférieure à la tension de seuil, l'inverseur basculera et imposera une modification de la valeur logique du point

mémoire.

Dans un troisième temps, que l'on nommera "mémorisation", les transistors 1 et 2 sont bloqués ; la valeur contenue dans le point 7 est alors mémorisée jusqu'à la prochaine saisie.

Dans ce dispositif, le transistor 2 permet de régler le temps de saisie en fonction de l'éclairement reçu par le capteur. En effet, l'intensité du courant permettant de décharger la grille du transistor 5 est fonction de l'intensité lumineuse reçue par le capteur. Les caractéristiques de ce courant sont données ci-dessous.

### 3. CARACTERISTIQUES DU PHOTOCOURANT

L'absorption d'un photon par un semi-conducteur a pour effet de générer une paire d'électron-trou. Dans une jonction P.N polarisée en inverse, les paires d'électrons-trous générées par les photons peuvent :

- soit se recombiner et, dans ce cas, comme il n'y a pas de déplacement de charge, il n'y a pas de contribution au photocourant ;
- soit se séparer de telle sorte que les électrons se dirigent vers la région N et les trous vers la région P. Ces déplacements de charges donnent lieu à la naissance d'un courant inverse dans la jonction.

La possibilité pour une paire d'électron-trou de se recombiner ou de se séparer est fonction de l'endroit où cette paire a été créée à l'intérieur de la jonction. Ainsi en dehors de la zone de charge d'espace, les paires d'électrons-trous se recombinent sauf si les porteurs générés réussissent à atteindre cette zone par diffusion. Dans la zone de charge d'espace, et du fait de l'intensité du champ électrique qui y règne, les porteurs sont séparés et contribuent directement au photocourant.

Le courant inverse est donc constitué par deux types de courant :

- le courant de génération,
- le courant de diffusion.

La figure n° 3 représente schématiquement les mécanismes de création du courant inverse.




FIGURE N° 3 : MECANISME A LA BASE DU PHOTOCOURANT





remarques suivantes :

- le photocourant dépend de la tension inverse  $V_r$  appliquée à la jonction puisque la largeur de la zone déplétée est fonction de cette tension ( $W = \sqrt{k (\Psi + V_r)}$  ; : barrière de potentiel). En augmentant la tension en inverse, on augmente le photocourant et donc la sensibilité du dispositif.

- le photocourant généré est fonction de la longueur d'onde des photons incidents. Pour le silicium, l'énergie de création d'une paire d'électron-trou est voisine de 1,1 eV. Seuls les photons d'énergie ( $h\nu = hc/\lambda$ ) supérieure à 1,1 eV contribueront au photocourant. Le capteur fonctionnera pour des longueurs d'onde inférieures à 1,1  $\mu\text{m}$  et donc pour des longueurs d'onde appartenant au domaine du visible. De plus, la pénétration des photons dans le semi-conducteur étant fonction de leur longueur d'onde, le capteur réagira différemment suivant la source utilisée. Les courbes de réponse du silicium montrent que ce capteur sera plus sensible dans le rouge.

- en lumière blanche, les photons ayant des longueurs d'onde différentes, le calcul rigoureux permettant de lier l'intensité du courant inverse à l'intensité lumineuse semble très complexe. C'est pourquoi des mesures ont été effectuées sur un circuit spécialement conçu à cet effet. Le schéma de ce circuit est donné sur la figure n° 4 ; il est constitué par 3 motifs élémentaires qui se différencient par la taille des photodiodes. Les mesures ont montré que les temps de réponse ne dépendaient pas de la taille des photodiodes. Ce résultat s'explique par le fait que la capacité à décharger et le photocourant sont directement fonction de la surface de la diode.

Le tableau 1 montre les résultats obtenus avec 4 puces différentes ; le tableau 2 montre l'influence de la polarisation du substrat sur le temps de basculement.

Ces mesures sont données à titre indicatif pour préciser les temps de basculement qu'il est possible d'obtenir. Le luxmètre utilisé n'étant pas assez sensible, les mesures pour des éclaircissements inférieurs à 10 Lux n'ont pu être effectuées. Il est intéressant de noter qu'en l'absence de lumière, le basculement est obtenu pour des temps compris entre 1 et 7 s selon la puce utilisée ; ce capteur fonctionne donc pour des intensités lumineuses inférieures à 10 Lux.




FIGURE N°4: CIRCUIT D'ETALONNAGE

ECLAIREMENT EN LUX	TEMPS DE BASCULEMENT EN MICROSECONDE			
	NUMERO DE CIRCUIT			
	N° 1	N° 2	N° 3	N° 4
6000	28	20	15	14
5000	36	26	20	17
4500	44	28	23	19
4000	50	32	25	21
3500	60	40	28	25
3000	66	47	34	30
2500	80	55	40	37
2000	110	70	55	48
1500	140	90	65	60
1000	230	140	100	80
500	500	220	220	180
400	700	350	270	220
300	1150	650	500	350
200	1600	950	850	500
100	3000	1550	1300	1000
50	5000	2400	2000	1500
15	13500	7000	6000	4500
11.5	18500	9500	8000	5000

TABLEAU N° 1: mesures de temps de basculement

**ECLAIREMENT  
EN LUX**

**TEMPS DE BASCULEMENT  
EN MICROSECONDE**

**CIRCUIT N° 1**

TENSION SUBSTRAT= 0 volt

TENSION SUBSTRAT= (-2,5 Volts)

6000	28	22
5000	36	28
4500	44	30
4000	50	34
3500	60	40
3000	66	50
2500	80	60
2000	110	75
1500	140	100
1000	230	150
500	500	320
400	700	400
300	1150	700
200	1600	950
100	3000	1750
50	5000	2500
15	13500	9000
11.5	18500	12000

**TABLEAU N°2: influence de la tension substrat**

D'autre part, il est possible de faire basculer ces dispositifs en quelques centaines de nanosecondes en utilisant des éclairages artificiels puissants (lumière concentrée d'un microscope optique). La dynamique de fonctionnement du capteur est très importante; de plus ce capteur n'est pas sensible au "blooming".

A partir des mesures effectuées, on constate que les temps de saisie des images varient entre quelques dizaines et quelques centaines de microsecondes pour des éclairages moyens.

Si l'on tient compte du fait que le dispositif doit être placé derrière un objectif et que dans ce cas, l'énergie reçue par le capteur sera supérieure pour des conditions d'éclairage identiques, on constate alors que ce type de capteur est nettement plus rapide que les dispositifs fonctionnant à la vitesse vidéo.

#### 4. PROPOSITIONS DE REALISATIONS

Le dispositif présenté sur la figure n° 2 nécessite d'ajouter 4 transistors et une photodiode à chaque point mémoire. En fait, des solutions beaucoup plus compactes peuvent être implantées sur silicium.

##### 4.1 Point mémoire dynamique

Dans le cas d'un point mémoire dynamique à un transistor, la photodiode existe déjà puisqu'elle est constituée par la source du transistor de sélection. Le schéma du dispositif est alors identique à celui d'un point mémoire dynamique classique.




FIGURE N° 5 : DISPOSITIF REALISE A L'AIDE D'UN POINT MEMOIRE A UN TRANSISTOR

Au niveau de la conception, le dispositif proposé diffère d'une mémoire dynamique classique par les contraintes topologiques suivantes :

- 1) La photodiode ne doit pas être recouverte par une connexion de couche supérieure,
- 2) Les photodiodes doivent être placées à distance constante dans le sens horizontal comme dans le sens vertical.

Le fonctionnement de ce capteur reste semblable à celui du dispositif de la figure n° 2, si l'on tient compte des remarques suivantes :

- la précharge est réalisée par l'écriture d'un "1" dans le point mémoire,
- le temps de saisie est le temps séparant deux rafraîchissements

successifs de la mémoire.

C'est certainement un dispositif semblable à celui-ci qui est commercialisé par la société Micron-Technologie [Elec 82]

Cette solution présente trois inconvénients majeurs :

1) Si pendant l'intervalle de temps séparant deux rafraîchissements, l'intensité lumineuse reçue par le capteur est modifiée, alors l'image mémorisée est perdue,

2) Tous les points ne pouvant pas être rafraîchis simultanément, la saisie n'est pas réalisée au même instant pour tous les points,

3) Lorsque l'éclairement est faible, la sensibilité du dispositif ne peut pas être augmentée en portant le substrat à un potentiel négatif. En effet, si le potentiel du substrat est porté à une tension négative dont la valeur absolue est supérieure à la tension de seuil du transistor, la tension ( $V_g - V_s$ ) lorsque  $V_g = 0$  peut devenir supérieure à la tension de seuil et le transistor devient alors passant.

Le dispositif présenté sur la figure n° 6 permet d'éliminer les inconvénients 1 et 2. En ajoutant un transistor, il est possible d'éliminer les trois inconvénients (voir figure n° 7).




FIGURE N° 6 : DISPOSITIF PERMETTANT UNE SAISIE SIMULTANEE POUR TOUTS LES POINTS








FIGURE N° 8: réalisation avec un point mémoire statique

La précharge est réalisée par l'écriture d'un "1" dans le point mémoire. Le temps de saisie est le temps pendant lequel T1 et T2 sont bloqués. La mémorisation est obtenue avec T1 bloqué et T2 passant.

Un circuit de ce type a été réalisé au CMP85. Le point mémoire utilisé diffère toutefois de celui présenté ci-dessus. En effet, pour éliminer les principaux problèmes électriques, une solution plus sûre a été implantée. Elle est présentée sur la figure n° 9.




Figure N°9: Point mémoire utilisé dans le CMP 85

- T1 sert à la précharge
- T3 est le transistor de sélection du point
- T2 sert à régler le temps de saisie

Le dispositif implanté est un capteur 16 x 16. Le schéma général de ce circuit est donné sur la figure n° 10. Ce circuit étant en cours de fabrication, aucun test n'a pu encore être réalisé.

#### 4.3 Image sur plusieurs niveaux de gris

L'ensemble des solutions proposées précédemment ne permet d'obtenir que des images binaires. Pour obtenir des images sur plusieurs niveaux de gris, il est alors nécessaire de réaliser des saisies successives en modifiant après chacune d'entre-elles les paramètres du dispositif (temps de saisie, tension du substrat). Entre deux saisies, le contenu de la mémoire doit être transféré dans un autre plan mémoire.

Une solution serait d'associer au dispositif de saisie non plus un point mémoire mais un registre à décalage. Toutefois, la taille d'un point élémentaire devient alors trop grande pour espérer obtenir une bonne résolution. Cette solution peut être implantée avec un capteur basé sur le principe des barrettes linéaires. Un circuit de ce type a été réalisé au CMP 85. Son schéma est donné sur la figure n° 11. La figure n° 12 présente le motif élémentaire utilisé dans ce circuit




FIGURE N°10: capteur 16x16 réalisé  
au CMP 85




FIGURE N°11: CAPTEUR COUPLE A  
UN REGITRE A DECALAGE STATIQUE




FIGURE N° 12: DISPOSITIF COUPLE A UN  
REGISTRE A DECALAGE

Lors de la précharge, T1, T2, T3,... et Tn sont passants. Tous les registres sont alors positionnés à zéro. La saisie est réalisée en bloquant T1 et en laissant les autres transistors passants. Le chronogramme utilisé pour obtenir plusieurs niveaux de gris est donné sur la figure n° 13.




FIGURE N° 13: chronogramme des signaux au moment de la saisie

Un registre à décalage dynamique peut être utilisé pour sortir les informations en série. Le dispositif devient alors celui de la figure n° 14.




FIGURE N° 14: dispositif avec un registre à décalage dynamique

Sur cette figure, les briques numérotées de 1 à N sont obtenues par répétition du motif présenté sur la figure n° 12. Un circuit a été réalisé au CMP 85 en reliant la partie capteur à un registre à décalage dynamique. Ce circuit est présenté sur la figure n° 15.




FIGURE N°15: CAPTEUR COUPLE A UN REGISTRE A  
DECALAGE DYNAMIQUE

## **5. CONCLUSION**

Malgré certains inconvénients, et notamment le fait que seules des images binaires puissent être saisies, le dispositif présenté possède des avantages qui n'existent pas pour les capteurs classiques.

L'avenir d'un tel capteur ne réside certainement pas dans la recherche d'une intégration poussée mais plutôt dans l'association d'un capteur de faible résolution avec des circuits d'analyse d'image appropriés, le tout intégré dans un même boîtier, voire sur une même puce.

Le faible encombrement de ce capteur et sa capacité de fonctionnement dans des conditions d'éclairage très différentes permettent d'envisager son utilisation dans de nombreux domaines et notamment de l'utiliser comme système de vision sur le bras d'un robot.



**REFERENCES**

- [ELEC 84] Electronique Industrielle n° 17, Avril 1984
- [HER 85] HERRAULT, LE GUILLOU,  
Conception d'un capteur d'image en technologie N-MOS  
Rapport de projet, Année Spéciale  
ENSERG, Juin 1985 (à paraître)
- [GRO 67] A. GROVE,  
Physics and Technology of semi conductor Devices  
Ed. John Wiley and Sons ,1967
- [SZE 81] S.M. SZE  
Physic of semi conductor Devices  
Ed. John Wiley and Sons ,1981

## AUTORISATION de SOUTENANCE

VU les dispositions de l'article 3 de l'arrêté du 16 avril 1974


VU les rapports de présentation de Messieurs

- . B. COURTOIS, Directeur TIM3
- . J.P COLLIN, Ingénieur IBM COMPEC

**Monsieur Laurent BERGHER**

est autorisé à présenter une thèse en soutenance en vue de l'obtention du diplôme de DOCTEUR-INGENIEUR, spécialité "Microélectronique".

Fait à Grenoble, le 23 mai 1985

**D. BLOCH**   
Président  
de l'Institut National Polytechnique  
de Grenoble

*P.O. le Vice-Président.*

